dac设计的优秀学位论文

低频信号发生器的设计摘 要：直接数字合成(DDS)是一种重要的频率合成技术，具有分辨率高、频率变换快优点，在雷达及通信等领域有着广泛的应用前景。文中介绍了一种高性能DDS芯片AD9850的基本原理和工作特点，阐述了如何利用此芯片设计一种频率在0—50kHz内变化、相位正交的信号源，给出了AD9850芯片和MCS51单片机的硬件接口和软件流程。关键词：直接数字频率合成 信号源 AD9850芯片概述：随着数字技术的飞速发展，高精度大动态范围数字／模拟(D，A)转换器的出现和广泛应用，用数字控制方法从一个标准参考频率源产生多个频率信号的技术，即直接数字合成(DDS)异军突起。其主要优点有：(1)频率转换快：DDS频率转换时间短，一般在纳秒级；(2)分辨率高：大多数DDS可提供的频率分辨率在1 Hz数量级，许多可达0．001 Hz；(3)频率合成范围宽；(4)相位噪声低，信号纯度高；(5)可控制相位：DDS可方便地控制输出信号的相位，在频率变换时也能保持相位联系；(6)生成的正弦／余弦信号正交特性好等。因此，利用DDS技术特别容易产生频率快速转换、分辨率高、相位可控的信号，这在电子测量、雷达系统、调频通信、电子对抗等领域具有十分广泛的应用前景。1. 低频信号发生器的组成 图为低频信号发生器组成框图。它主要包括主振器、电压放大器、输出衰减器、功率放大器、阻抗变换器和指示电压表等。（1）主振器RC文氏桥式振荡器具有输出波形失真小、振幅稳定、频率调节方便和频率可调范围宽等特点，故被普遍应用于低频信号发生器主振器中。主振器产生与低频信号发生器频率一致的低频正弦信号。文氏桥式振荡器每个波段的频率覆盖系数（即最高频率与最低频率之比）为10，因此，要覆盖1Hz～1MHz的频率范围，至少需要五个波段。为了在不分波段的情况下得到很宽的频率覆盖范围，有时采用差频式低频振荡器，图为其组成框图。假设f2=，f1可调范围为～，则振荡器输出差频信号频率范围为300Hz （）～（ MHz）。 差频式振荡器的缺点是对两个振荡器的频率稳定性要求很高，两个振荡器应远离整流管、功率管等发热元件，彼此分开，并良好屏蔽。（2）电压放大器电压放大器兼有缓冲与电压放大的作用。缓冲是为了使后级电路不影响主振器的工作，一般采用射极跟随器或运放组成的电压跟随器。放大是为了使信号发生器的输出电压达到预定技术指标。为了使主振输出调节电位器的阻值变化不影响电压放大倍数，要求电压放大器的输入阻抗较高。为了在调节输出衰减器时，不影响电压放大器，要求电压放大器的输出阻抗低，有一定的带负载能力。为了适应信号发生器宽频带等的要求，电压放大器应具有宽的频带、小的谐波失真和稳定的工作性能。（3）输出衰减器输出衰减器用于改变信号发生器的输出电压或功率，分为连续调节和步进调节。连续调节由电位器实现，步进调节由步进衰减器实现。图为常用输出衰减器原理图，图中电位器RP为连续调节器（细调），电阻R1～R8与开关S构成步进衰减器，开关S为步进调节器（粗调）。调节RP或变换开关S的挡（4） 功率放大器及阻抗变换器功率放大器用来对衰减器输出的电压信号进行功率放大，使信号发生器达到额定功率输出。为了能实现与不同负载匹配，功率放大器之后与阻抗变换器相接，这样可以得到失真小的波形和最大的功率输出。阻抗变换器只有在要求功率输出时才使用，电压输出时只需衰减器。阻抗变换器即匹配输出变压器，输出频率为5Hz～5kHz时使用低频匹配变压器，以减少低频损耗，输出频率为5kHz～1MHz时使用高频匹配变压器。输出阻抗利用波段开关改变输出变压器次级圈数来改变。2. 工作原理及结构函数信号发生器产生信号的方法有三种：一种是由施密特电路产生方波，然后经变换得到三角波和正弦波形；第二种是先产生正弦波再得到方波和三角波；第三种是先产生三角波再变换为方波和正弦波。在此主要介绍第一种方法，即脉冲式函数信号发生器3. 低频信号发生器的主要工作特性目前，低频信号发生器的主要工作特性如下：①频率范围 一般为20Hz～1MHz，且连续可调。②频率准确度 ±（1～3）%。③频率稳定度 一般为（～）%/小时。④输出电压 0～10V连续可调。⑤输出功率 ～5W连续可调。⑥非线性失真范围 （～1）%。⑦输出阻抗 50Ω、75Ω、150Ω、600Ω、5kΩ等几种。⑧输出形式 平衡输出与不平衡输出。4. 低频信号发生器的使用低频信号发生器型号很多，但它们的使用方法基本类似（1）了解面板结构使用仪器之前，应结合面板文字符号及技术说明书对各开关旋钮的功能及使用方法进行耐心细致的分析了解，切忌盲目猜测。信号发生器面板上有关部分通常按其功能分区布置，一般包括：波形选择开关、输出频率调谐部分（包括波段、粗调、微调等）、幅度调节旋钮（包括粗调、细调）、阻抗变换开关、指示电压表及其量程选择、电源开关及电源指示、输出接线柱等。5. AD9850 芯片介绍 AD9850是AD公司生产的最高时钟为125 MHz、采用先进的CMOS技术的直接频率合成器，主要由可编程DDS系统、高性能模数变换器(DAC)和高速比较器3部分构成，能实现全数字编程控制的频率合成，并具有时钟产生功能。AD9850的DDS系统包括相位累加器和正弦查找表，其中相位累加器由一个加法器和一个32位相位寄存器组成，相位寄存器的输出与外部相位控制字(5位)相加后作为正弦查找表的地址。正弦查找表实际上是一个相位／幅度转换表，它包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0。一360。范围的一个相位点。查找表把输入地址的相位信息映射成正弦波幅度信号，然后驱动10bit的DA变换器，输出2个互补的电流，其幅度可通过外接电阻进行调节。AD9850还包括—个高速比较器，将DA变换器的输出经外部低通滤波器后接到此比较器上即可产生一个抖动很小的方波，这使得AD9850可以方便地用作时钟发生器。AD9850包含40位频率／相位控制字，可通过并行或串行方式送人器件：并行方式指连续输入5次，每次同时输入8位(1个字节)；串行方式则是在—个管脚完成40位串行数据流的输入。这40位控制字中有32位用于频率控制，5位用于相位控制，1位用于掉电(powerdown)控制，2位用于选择工作方式。在并行输入方式下，通过8位总线D0一D7将外部控制字输入到寄存器，在W—CLK(字输入时钟)的上升沿装入第一个字节，并把指针指向下一个输入寄存器，连续5个W—CLK的上升沿读入5个字节数据到输入寄存器后，W—CLK的边沿就不再起作用。然后在rQ—UD(频率更新时钟)上升沿到来时将这40位数据从输入寄存器装入到频率／相位寄存器，这时DDS输出频率和相位更新一次，同时把地址指针复位到第一个输入寄存器以等待下一次的频率／相位控制字输入。6 硬件设计要产生两路相位正交、频率可由外部控制的正弦信号，必须通过单片机编程来完成外部输入的频率数据(3个字节)与DDS38芯片(AD9850)内部频率相位控制字(5个字节)间的转换。单片机8051与AD9850芯片的接口既可采用并行方式，也可采用串行方式，本设计采用的是8位并行接口方式。由于需要产生VQ两路正弦信号，因此使用了2片AD9850芯片，这两路的频率相同，相位差90。。单片机8051的P1口(P1．0一P1．7脚)用作外部控制字输入，通过中断1和中断0读入外部频率数据，连续读3次，对应频率值的二进制数；单片机的P0口(P0．0一P0．7脚)用作频率／相位控制字输出，通过8位缓冲器74LS244作数据缓冲后加到2片AD9850芯片的8位控制字输入端(DO—D7脚)，同时产生相应的DDS时序控制信号(一路复位reset1、二路复位reset2、一路字输入时钟W1、二路字输入时钟W2、一路频率更新时钟FU1、二路频率更新时钟FU2)加到AD9850芯片的对应管脚。AD9850的外部参考时钟信号(dk4Om)频率为40 MHz，由晶体振荡器产生。单片机8051的复位信号(reset)、中断0和中断1控制信号(intO、int1)由外部控制系统给出，从而实现两路相位正交、频率可控的正弦信号。该DDS信号源的硬件接口电路如图1所 图1 DDS信号源硬件接口电路7. 软件控制此程序的功能就是要将外部输入的频率数据按照一定协议和算法变换成DDS芯片(AD9850)所能接受的格式，并送出相应的频率相位控制信号，从而使AD9850能产生两路相位正交、频率可控的正弦信号。下面给出程序设计输入、输出、变换算法。(1) 输入数据同步：上升沿时读人1个字节的频率数据，作为intl中断输入；数据写入：上升沿时频率更新1次，作为intO中断输入；8位数据：输入的频率字节。分3次输入，如图2所示。 (2)输出单片机控制程序将产生下述输出信号加到DDS芯片(AD9850)的对应脚：reset1：一路DDS复位(一路AD9850第22脚)；reset7．：二路DDS复位(-路AD9850第22脚)；w1：一路数据同步(一路AD9850第7脚)；w2：二路数据同步(二路AD9850第7脚)；ful：一路数据写入(一路AD9850第8脚)；fu2：二路数据写入(二路AD9850第8脚)；P0口(P0．0一P0．7)：8位频率／相位数据输出(AD9850的DO—D7脚)。(3)算法：程序中单片机输入频率数据F(3个字节)与输出频率数据△P(4个字节)间的变换算法见式(2) 其中CLKIN为外部参考时钟(40 M Hz)。(4)程序流程：整个程序由主程序、中断0子程序、中断1子程序三部分构成。流程图略。8 结论对设计的信号源在不同频率下的输出波形进行了测试，结果完全能达到所要求的性能指标。而且AD9850工作可靠，对参考时钟波形要求不高，输出信号稳定且信噪比高，是一种性价比很高的芯片，正广泛应用于电子测量、跳频通信、雷达系统等领域。9 致谢通过对低频信号发生器的设计，我深刻认识到了“理论联系实际”的这句话的重要性与真实性。而且通过对此课程的设计，我不但知道了以前不知道的理论知识，而且也巩固了以前知道的知识。最重要的是在实践中理解了书本上的知识，明白了学以致用的真谛。也明白老师为什么要求我们做好这个课程设计的原因。他是为了教会我们如何运用所学的知识去解决实际的问题，提高我们的动手能力。在整个设计到电路的焊接以及调试过程中，我个人感觉调试部分是最难的，因为你理论计算的值在实际当中并不一定是最佳参数，我们必须通过观察效果来改变参数的数值以期达到最好。而参数的调试是一个经验的积累过程，没有经验是不可能在短时间内将其完成的，而这个可能也是老师要求我们加以提高的一个重要方面吧参考文献：【1】高卫东．等．AD9850 DDS芯片信号源的研制【J】．实验室研究与探索，2000，(5)．【2】石雄．等．DDS芯片AD9850的工作原理及其与单片机的接口【J】．国外电子元器件，2001。(5)．(上

指的是对设计自动化的论文。设计自动化是一种技术，它利用计算机程序来自动完成从原始设计准备到产品制造的过程。

本文通过以高速AD9747芯片为例进行实战，利用SelectIO IP快速高效完成驱动的生成。关于SelectIO IP的使用，可以参考 Xilinx SelectIO IP使用说明(一) 。   AD9743/AD9745/AD976/AD9747均为引脚兼容、高动态范围、双通道数模转换器(DAC)，分别具有10/12/14/16位分辨率，采样速率最高可达250 MSPS。 这些器件具有适合直接变频发射应用的特性，其中包括增益与失调补偿，而且能够与ADL5370等模拟正交调制器无缝接口。   从下图可以看到，数据接口引脚采用供电，故数据接口为单端。   下图为AD9747双端口模式时序图，从图中可以看出CLKP/CLKN用为芯片的输入时钟引脚，可用晶振源为其提供时钟信号。DCO为数据时钟（芯片输出端），P1D与P2D为端口1与端口2（芯片输入端），用于传输用户数据。   根据以上对AD9747的了解，就可以轻松的配置SelectIO IP的GUI界面了。   首先数据时钟DCO作为input，该芯片时钟与RF模块时钟必须保持同源，以保证系统的相参性。由于AD9747采用SDR模式，且所有数据引脚都是并行，所以不选择串并转换器SERDES。   由于数据时钟来源于AD9747引脚，故选择外部时钟，而非FPGA内部时钟，根据自己的实际需求选择。   在实际处理高速数据时，往往存在存在数据引脚与时钟引脚之间不同步，通常对时钟引脚添加idelay、delayctrl模块对其进行微调。   IP生成之后，通过右击选择Open IP Example Design进行仿真以加强理解，在线DEBUG调试延时模块，以达到设计要求。

dac论文什么水平DAC论文的水平可以从以下几个方面来衡量：1、技术创新：技术创新是DAC论文的核心，论文的技术创新要具有实用性和可行性，并能够满足实际应用的需求。2、理论分析：论文的理论分析要深入，要能够证明技术创新的有效性，并且能够推导出可行的解决方案。3、实验结果：要有实验结果来证明技术创新的有效性，并且能够比较不同技术之间的优劣。4、可扩展性：论文要有可扩展性，能够应用于更多的场景，并且能够满足更多的实际需求。

我也在做这个，可以资源共享下