集成电路失效分析投稿期刊

半导体 什么是半导体呢？顾名思义：导电性能介于导体与绝缘体(insulator)之间的材料，叫做半导体（semiconductor）．物质存在的形式多种多样，固体、液体、气体、等离子体等等。我们通常把导电性和导电导热性差或不好的材料，如金刚石、人工晶体、琥珀、陶瓷等等，称为绝缘体。而把导电、导热都比较好的金属如金、银、铜、铁、锡、铝等称为导体。可以简单的把介于导体和绝缘体之间的材料称为半导体。与金属和绝缘体相比，半导体材料的发现是最晚的，直到20世纪30年代，当材料的提纯技术改进以后，半导体的存在才真正被学术界认可。 半导体的发现实际上可以追溯到很久以前，1833年，英国巴拉迪最先发现硫化银的电阻随着温度的变化情况不同于一般金属，一般情况下，金属的电阻随温度升高而增加，但巴拉迪发现硫化银材料的电阻是随着温度的上升而降低。这是半导体现象的首次发现。不久，1839年法国的贝克莱尔发现半导体和电解质接触形成的结，在光照下会产生一个电压，这就是后来人们熟知的光生伏特效应，这是被发现的半导体的第二个特征。在1874年，德国的布劳恩观察到某些硫化物的电导与所加电场的方向有关，即它的导电有方向性，在它两端加一个正向电压，它是导通的；如果把电压极性反过来，它就不导电，这就是半导体的整流效应，也是半导体所特有的第三种特性。同年，舒斯特又发现了铜与氧化铜的整流效应。1873年，英国的史密斯发现硒晶体材料在光照下电导增加的光电导效应，这是半导体又一个特有的性质。半导体的这四个效应，(jianxia霍尔效应的余绩——四个伴生效应的发现)虽在1880年以前就先后被发现了，但半导体这个名词大概到1911年才被考尼白格和维斯首次使用。而总结出半导体的这四个特性一直到1947年12月才由贝尔实验室完成。很多人会疑问，为什么半导体被认可需要这么多年呢？主要原因是当时的材料不纯。没有好的材料，很多与材料相关的问题就难以说清楚。半导体于室温时电导率约在10ˉ10～10000/Ω·cm之间，纯净的半导体温度升高时电导率按指数上升。半导体材料有很多种，按化学成分可分为元素半导体和化合物半导体两大类。锗和硅是最常用的元素半导体；化合物半导体包括Ⅲ-Ⅴ 族化合物（砷化镓、磷化镓等）、Ⅱ-Ⅵ族化合物( 硫化镉、硫化锌等)、氧化物(锰、铬、铁、铜的氧化物),以及由Ⅲ-Ⅴ族化合物和Ⅱ-Ⅵ族化合物组成的固溶体（镓铝砷、镓砷磷等）。除上述晶态半导体外，还有非晶态的有机物半导体等。本征半导体(intrinsic semiconductor) 没有掺杂且无晶格缺陷的纯净半导体称为本征半导体。在绝对零度温度下，半导体的价带(valence band)是满带(见能带理论)，受到光电注入或热激发后，价带中的部分电子会越过禁带(forbidden band/band gap)进入能量较高的空带，空带中存在电子后成为导带(conduction band)，价带中缺少一个电子后形成一个带正电的空位，称为空穴(hole)，导带中的电子和价带中的空穴合称为电子 - 空穴对。上述产生的电子和空穴均能自由移动，成为自由载流子(free carrier)，它们在外电场作用下产生定向运动而形成宏观电流，分别称为电子导电和空穴导电。这种由于电子-空穴对的产生而形成的混合型导电称为本征导电。导带中的电子会落入空穴，使电子-空穴对消失，称为复合(recombination)。复合时产生的能量以电磁辐射（发射光子photon）或晶格热振动（发射声子phonon）的形式释放。在一定温度下，电子 - 空穴对的产生和复合同时存在并达到动态平衡，此时本征半导体具有一定的载流子浓度，从而具有一定的电导率。加热或光照会使半导体发生热激发或光激发，从而产生更多的电子 - 空穴对，这时载流子浓度增加，电导率增加。半导体热敏电阻和光敏电阻等半导体器件就是根据此原理制成的。常温下本征半导体的电导率较小，载流子浓度对温度变化敏感，所以很难对半导体特性进行控制，因此实际应用不多。杂质半导体(extrinsic semiconductor) 半导体中的杂质对电导率的影响非常大，本征半导体经过掺杂就形成杂质半导体，一般可分为n型半导体和p型半导体。半导体中掺入微量杂质时，杂质原子附近的周期势场受到干扰并形成附加的束缚状态，在禁带中产生附加的杂质能级。能提供电子载流子的杂质称为施主(donor)杂质，相应能级称为施主能级,位于禁带上方靠近导带底附近。例如四价元素锗或硅晶体中掺入五价元素磷、砷、锑等杂质原子时，杂质原子作为晶格的一分子，其五个价电子中有四个与周围的锗（或硅）原子形成共价键，多余的一个电子被束缚于杂质原子附近，产生类氢浅能级-施主能级。施主能级上的电子跃迁到导带所需能量比从价带激发到导带所需能量小得多，很易激发到导带成为电子载流子，因此对于掺入施主杂质的半导体，导电载流子主要是被激发到导带中的电子，属电子导电型，称为n型半导体。由于半导体中总是存在本征激发的电子空穴对，所以在n型半导体中电子是多数载流子，空穴是少数载流子。相应地，能提供空穴载流子的杂质称为受主(acceptor)杂质，相应能级称为受主能级，位于禁带下方靠近价带顶附近。例如在锗或硅晶体中掺入微量三价元素硼、铝、镓等杂质原子时，杂质原子与周围四个锗（或硅）原子形成共价结合时尚缺少一个电子，因而存在一个空位，与此空位相应的能量状态就是受主能级。由于受主能级靠近价带顶，价带中的电子很容易激发到受主能级上填补这个空位，使受主杂质原子成为负电中心。同时价带中由于电离出一个电子而留下一个空位，形成自由的空穴载流子，这一过程所需电离能比本征半导体情形下产生电子空穴对要小得多。因此这时空穴是多数载流子，杂质半导体主要靠空穴导电，即空穴导电型，称为p型半导体。在p型半导体中空穴是多数载流子，电子是少数载流子。在半导体器件的各种效应中，少数载流子常扮演重要角色。

电路故障是指电路连接完成通电时，整个电路或部分电路不能工作。分析电路故障可以从电路中是否有电流入手，若电路或某一支路中无电流，则电路是开路；若电路中有电流，则是通路，但既存在故障，则电路中就有部分电路短路；而整个电路被短路时电路中的电流极大，将出现电流表打表现象，同时整体电路短路故障一般只出现在并联电路中。电流流过的回路叫做电路。最简单的电路由电源负载和导线、开关等元件组成按一定方式联接起来，为电荷流通提供了路径的总体；电路处处连通叫做通路。只有通路，电路中才有电流通过。电路某一处断开叫做断路或者开路。电路某一部分的两端直接接通，使这部分的电压变成零，叫做短路。

分为非破坏性和破坏性，非破坏性为电测，台架测试，全功能测试，SAM，X-ray等。破坏性是开盖后的物理分析包括deprocess,探针测试

直击前线科研动态

尽在 芯片揭秘 科研前线

在第27届 IEEE IPCF 会议上，IMEC发表了与欧洲名校KU Leuven和TU Wien的联合研究成果，其团队拓展了HCD（热载流子退化）效应的研究模型，综合考虑了HCD效应与自热效应两种现象之间的关联和相互影响，并在对纳米线晶体管的实测中获得了验证。

在先进集成电路器件中，器件尺寸的缩小幅度大于工作电压和偏置应力电压的减小幅度，从而造成高电场；除此之外，晶体管的通道长度与载流子的平均自由程相当或更短，载流子因散射耗散的能量随之大减。综上因素因素会导致载流子的大幅加速，进而导致显著的 热载流子退化* （Hot-carrier degradation，以下简称HCD）。在 纳米线（Nanowire） 晶体管器件和FinFET等10nm和亚10nm尺寸的集成电路器件中，HCD效应因自热效应（Self-Heating Effect）而进一步加剧，被认为是最为损害器件可靠性的问题。

而与HCD密切相关的 偏置温度不稳定性 （Bias Temperature Instability，以下简称BTI）现象，在晶体管中相比HCD破坏性要小。在近年的研究中，控制和缓解BTI的技术手段被提出并得到了验证，这些工作大多基于两点，一是通过 调整功函数 将缺陷带转移到载流子无法达到的能量区域，二是在 SiO层 和 high-k 层之间引入偶极子。然而，到目前为止，尚无能有效减缓HCD效应的手段，更好地了解导致HCD的物理机制将有助于 探索 减缓HCD效应的手段。

自热增强了HCD效应，一个精确的HCD预测模型应该考虑自热效应的影响，但目前模拟自热对HCD影响的模型都基于实验经验和孤立猜想和假设，存在片面性。为加深对HCD诱发机制的理解，建立更接近电路实际工作条件的研究模型， IMEC 与 鲁汶大学 （ KU Leuven ）和 维也纳工业大学 （ TU Wien ）联合实验团队提出并验证了新的物理模型。相关成果以“ Physical Modeling the Impact of Self-Heating on Hot-Carrier Degradation in pNWFETs ”为题发表于2020年举办的第27届IEEE国际集成电路物理与失效分析会议（IPFA, International Symposium on the Physical and Failure Analysis of Integrated Circuits），来自IMEC及两所欧洲名校的Stanislav Tyaginov, Alexander Makarov等10名研究成员为本文共同作者，项目受到“ 欧盟地平线2020 ”科研规划下的“ 玛丽居里学者 ”项目资助。

*热载流子退化 ：Hot-carrier degradation，也称热载流子降解，指器件内部的部分载流子受外部影响成为高能热载流子。这些热载流子会打断Si-H 键从而产生界面态，最终导致载流子平均自由时间减少，降低电子迁移率，从而使器件的源漏电流减小。器件关键电学特性的退化随着工作时间的增长而越来越明显，当退化量大于一定程度时便会引起器件乃至整个芯片的失效，带来严重的可靠性问题。

pNWFETs ：p型纳米线（nanowire）场效应晶体管，GAA环栅晶体管器件结构的一种。

研究团队提出并验证了一个基于物理学基本原理的自热与热载流子退化（HCD）的建模框架。研究表明，自热对HCD的影响因素是多方面叠加的：一是分布式温度下载流子输运特性，二是温度对化学键振动寿命的依赖关系，三是键解离的热贡献。为了求解自热效应引起的晶格温度变化，团队综合求解了漂移-扩散方程和热流两公式；而温度的非均匀分布对载流子输运的影响表明了使载流子能量分布函数趋向高能量区。本研究团队所扩展得到的框架能够精确再现实验环境下pNWFETs的热载流子退化过程，同时也发现，如果忽视自热效应的影响，那么模型计算所得的HCD效应的严重程度将会大大低于实际观测值。

*Minimos-NT ，是一款通用型半导体器件模拟软件，可提供任意二维和三维器件几何形状的稳态、瞬态和小信号分析。该软件由维也纳工业大学微电子研究所自主研发，用于集成电路器件的物理特性研究。

IMEC与知名高校KU Leuven和TU Wien通过建立创新物理模型，深入研究纳米线晶体管的自热效应与热载流子退化物理机制间的联系，Nanowire晶体管即将进入量产阶段，预计该成果将会对于未来纳米线晶体管的良率与器件可靠性提升有重要意义，基于该成果的拓展性研发也将会惠及未来Nanosheet和Forksheet器件的工艺研发。

团队带头人Stanislav Tyaginov博士出生于俄罗斯圣彼得堡，于2006年获物理学博士学位，IIRW和IRPS的技术计划委员会成员。他曾主导建设TU Wien微电子研究所的HCD模型开发小组，在科学期刊和会议论文集上发表论文100余篇。目前Tyaginov博士的研究领域包括：晶体管物理模型仿真、基于Si和碳化硅晶体管中的HCD效应研究、BTI和经时击穿的建模以及MOS器件中的隧穿现象。

IMEC，全称：Interuniversity Microelectronics Centre，即比利时微电子研究中心，是一家成立于 1984 年的 科技 研发中心， 总部设在比利时鲁汶。IMEC 的战略定位为纳米电子和数字技术领域全球领先的前瞻性重大创新中心，IMEC 从 2004 年起参与了从45nm到7nm的芯片前沿技术的研发。

维也纳工业大学（TU Wien），前身是维也纳帝国皇家理工学院，是一所作为奥匈帝国皇家学院的 科技 学院建立起来的综合性大学，是德语国家中的第一所 科技 型学府大学。在教学领域和研究领域都得到国际和国内的认可，是欧洲顶尖学府之一。

鲁汶大学（KU Leuven），是比利时最高学府、世界百强名校、欧洲十大名校之一，集成电路相关学科在欧洲名列前茅，与同在比利时的IMEC在集成电路技术研发方面有着深入、全面的合作。

论文原文链接：