数字信号处理教程毕业论文

1、 基于FPGA的数字通信系统 摘 要本设计实现多路数据时分复用和解复用系统。设计分为发端和收端，以FPGA作为主控核心。发端系统有三路并行数据输入：A/D转换数据，拨码开关1路和拨码开关2路。这三路数据在FPGA的控制下作为串行... 类别：毕业论文 大小：345 KB 日期：2008-05-03 2、 基于FPGA和锁相环4046实现波形发生器 摘 要本设计采用FPGA和锁相环4046实现波形发生器。系统由波形产生模块和可调频率的时钟产生模块，数模转换模块和显示模块四部分组成。波形产生模块完成三种波形的产生，并根据控制信号完成选定波形的输出... 类别：毕业论文 大小：434 KB 日期：2008-05-03 3、 UC/OSII在FPGA上的移植 摘要嵌入式系统是当今非常热门的研究领域,早期多以单片机为核心,应用领域非常广泛.但单片机系统功能比较简单,速度较慢,难以适应现代技术的快速发展.随着现场可编程逻辑阵列(FPGA)技术的日益成熟,基于片... 类别：毕业论文 大小：2.92 MB 日期：2008-05-03 4、 基于FPGA的IIR滤波器设计 摘 要:数字信号处理在科学和工程技术许多领域中得到广泛的应用，与FIR数字滤波器相比，IIR数字滤波器可以用较低的阶数获得较高的选择性，故本课题采用一种基于FPGA的IIR数字滤波器的设计方案,首先... 类别：毕业论文 大小：461 KB 日期：2008-05-02 5、 基于FPGA的TD-SCDMA信道编解码技术研究与实现(硕士) 摘 要作为数字通信系统中一个重要组成部分，信道编码技术为保证通信的可靠性发挥着重要作用，广泛应用于数字通信的抗干扰和差错控制之中。 以TD-SCDMA为例子的第三代移动通信标准来说，其采用了3种信道... 类别：毕业论文 大小：359 KB 日期：2008-04-17 6、 基于ARM和FPGA的数控系统的硬件设计(硕士) 目 录第一章 绪 论 51.1引言 51.2研究背景及国内外发展现状 61.2.1研究背景 61.2.2国外发展状况 71.2.3国内研究现状 71.3本论文课题来源和研究内容 81.3.1课题来... 类别：毕业论文 大小：575 KB 日期：2008-04-15 7、 基于FPGA的JPEG压缩编码的研究与实现(硕士) 摘 要随着信息技术和计算机技术的飞速发展，数字信号处理己经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术，已经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。... 类别：毕业论文 大小：2.28 MB 日期：2008-03-23 8、 OFDM通信系统基带数据处理部分的FPGA实现 中文摘要正交频分复用（OFDM，Orthogonal Frequency Division Multiplexing）是当前一种非常热门的通信技术。它即可以被看作是一种调制技术，也可以被看作是一种复用... 类别：毕业论文 大小：1.48 MB 日期：2008-03-08 9、 FPGA应用实验板设计 2007-09-24 19:58 207,360 FPGA体系的低功耗高层次综合.doc2007-09-24 19:17 1,214,976 FPGA应用实验板... 类别：毕业论文 大小：1.21 MB 日期：2007-09-25 10、 UWB-OFDM解调器的仿真及FPGA在线仿真实现 摘 要随着无线通信技术的飞速发展，人们对于数据传输速率和服务质量(QoS)提出了更高的要求，尤其是对于那些针对短距离通信的应用来说更是如此。超宽带无线通信技术(UWB)因为其自身具有的高传输速率、低... 类别：毕业论文 大小：1.71 MB 日期：2007-09-23 11、 高速VITERBI译码器在ALTERA FPGA中的设计与实现 摘 要 本文以CDMA数字移动通信中的差错控制问题为背景，用Altera公司的现场可编程门阵列（FPGA）器件（APEX20K200）设计实现了一种约束长度N=7的维特比（Viterbi）译码的... 类别：毕业论文 大小：534 KB 日期：2007-09-06 12、 基于FPGA温、湿度传感器系统设计 摘要 本系统采用FPGA芯片为主处理核心，从机采用FPGA芯片，负责数据检测，检测点的温度和湿度经过温、湿度传感器转换为数字信号，将数字量送入从机，再经从机的数据处理，定时通过无线方式传送给PC主... 类别：毕业论文 大小：1.1 MB 日期：2007-08-13 13、 基于FPGA的嵌入式系统开发板 摘 要本文设计完成的是基于FPGA的嵌入式系统开发板，它可以完成FPGA、嵌入式系统和SOPC等的设计和开发。开发板以Altera公司的Cyclone系列FPGA—EP1C6为核心，在其外围扩展FL... 类别：毕业论文 大小：1.07 MB 日期：2007-07-21 14、 卫星信道延时模拟器的FPGA实现 摘要：在当前通信领域中卫星通信系统已经成为现代化通信强有力的手段之一。卫星信道组网具有下面一些优点：通信范围大，只要卫星发射的波束覆盖进行的范围均可进行通信；不易受陆地灾害影响；建设速度快；易于实现广... 类别：毕业论文 大小：546 KB 日期：2007-07-02 15、 基于Altera FPGA的发动机ECU原型设计 摘要本文以直列4缸汽油发动机为背景，进行了汽车发动机传感器和控制器信号调理的尝试，采用以自顶向下为核心的现代数字系统设计方法，借助EDA开发平台和EDA实验台，完成基于Altera FPGA的发动机E... 类别：毕业论文 大小：1.24 MB 日期：2007-06-21 16、 基于FPGA设计电梯控制系统 摘 要随着科学技术的发展，近年来，我国的电梯生产技术得到了迅速发展．一些电梯厂也在不断改进设计、修改工艺。而基于现场可编程逻辑门阵列（FPGA）来实现的电梯控制系统由于运行可靠性高，使用维修方便，抗干... 类别：毕业论文 大小：766 KB 日期：2007-06-12 17、 FPGA在机卡分离式高清数字一体电视机里的应用 摘要高清数字电视（HDTV）是继黑白模拟电视，彩色模拟电视之后的第三代电视。随着数字高清电视在全球发展日夜加速，美国、欧洲和日本等国家推进数字电视的速度和力度都在不断加大，我国也在数字电视方面也加快了... 类别：毕业论文 大小：483 KB 日期：2007-03-14 18、 PSK调制算法仿真与FPGA实现 摘要 随着时代的发展，通信工程领域越来越多的应用集成芯片完成系统功能，它有着体积小，功能强大，开发周期短，便于实现等特点被业内工程师广泛认可。其中在集成芯片领域，最有突破性和创新性的就是FPGA（Fi... 类别：毕业设计 大小：1.91 MB 日期：2007-02-01 19、 基于FPGA的数字复接系统帧同步器的设计 目 录摘要Abstract1 绪论………… 11.1数字复接技术的发展………………………………11.2复接技术的研究现状………………………………32 数字通信及复接原理……………………………… 5... 类别：毕业设计 大小：432 KB 日期：2007-01-20

基于DSP的图象处理系统设计摘要:文章提出一种基于丁工公司数字信号处理芯片TMS32OC6211的将模拟视频进行数字化处理的设计方案，其中视频解码模块完成复合视频信号的数字化。该平台使用p日工L工ps公司的专用视频输入处理芯片SAA71llA和「工「O存储器及CpLD实现了高速连续的视频帧数据采集，满足了后继图像处理的需要。关键词:数字信号处理芯片(OSp);视频采集1引言数字信号处理(Digit滋51罗alproeessing)是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。数字信号处理的实现方法有多种，但专用的DSP芯片以其信号处理速度快、可重复性好、成本低、性能优越得到首肯。2系统功能概述本文提出一种基于TI公司数字信号处理芯片TMS320C6211的将模拟视频进行数字化处理的设计方案，其中视频解码模块完成复合视频信号的数字化。该系统具有接口方便、编程方便、精度高、稳定性好、集成方便的优点。本系统采用TI公司C6000系列DSP中的TMS320C6211作为系统的cPu。图像数据通过外部设备采集并输出模拟图像信号。这些信号经视频解码芯片转换为数字信号;再经FIFO输人DSP进行图像的增强、分割、特征提取和数据压缩等;系统的控制逻辑由CpLD(ComplexP。『amm曲Ie肠giCDeviee)控制器实现。系统结构如图l所示。3系统硬件设计3.1视频解码芯片模拟视频信号中不仅包含图像信号，还包含行同步、行消隐、场同步、场消隐等信号。视频解码的目的就是将复合视频、YC分量等模拟视频信号进行AD转换以获取图像的数字信号，同时提取其中的同步和时钟信号。PhihPs公司的视频解码芯片SAA7111A，支持对NTSC和PAL制视频信号的自动转换，自动进行50/6OH:场频的检测，可对NTS(认PAL、sEcAM制式视频信号的亮度和色度进行处理。它拥有4路模拟输人、4路复合视频(cvBs)或2路YC或一路YC和2路CvBs输人。可设置CvBS或YC通道为静态增益控制或自动增益控制(AGC)。拥有2路亮度和色度梳状滤波器，可对亮度、对比度、光圈和饱和度进行控制。可支持以下输出格式:4:2:2(16位)、4:2:2(CCIR6ol8位)、4:1:l(12位)YUV格式或8:8:8(24位)、5:6:5(l6位)RGB格式。这种多格式的数据总线形式为设计者提供了灵活的选择空间。系统中采集的图像信号采用PhihPs公司的SAA71IA完成A用转换，如图2所示。SAA71]A允许四路模拟视频输入，具有两个模拟处理通道，支持四路CVBS模拟信号或二路Y/C模拟信号或二二路CVBS信一号和一路Y汉二信号。SAA7llA对摄像头输人的标准PAL格式的模拟图像信号进行A/D转换，然后输出符合CCIR601格式的4:2:2的16位YUv数据到FIFO。其中亮度信号Y为8位、色度信号C:和Cl)合为8位数据。3.2HFO存储器模块F’IF()采用IDT公司的IDT72VZ15LB芯片，FIFO的深度为512x18bit，支持STANDARD(标准)和Fw衅(FirstwordFall一Through，首字直接通过)两种工作模式。按照CCIR601格式，Yuv图像分辨率为720x576象素，当按行输出时，SAA7一IA输出数据流大小为:720x16=1440卜I因为DSP通过32位的SBSRAM接日与FlI;()通信，故YUV数据写人FIFO时需要在FIFO之间实现乒乓切换。这时一行720x16bit的数据在两片FIFO中存储变为360x32bit，两片FIF()行r以满足上述要求。FIFO的初始化及时序由CP[力实现，FIFO连接见图3。3.3DsP图像处理模块TMS320C6211是Tl公司发布的面l台]视拓!处理领域的新款高速数字处理芯片，适用于移动通信基站、图像监控、雷达系统等对速度要求高和高度智能化的应用领域。存储空间分两部分:运行过程的临时数据存在SDRAM中;系统程序则固化在FLASH存储器中。Flash存储器具有在线重写人功能。这对系统启动程序的修改和升级都带来了很大的方便。TMS320C6211DSP的高速性能主要体现在以下方面:①TMS320C62ll的存储空间最大可扩展到1CB，完全可以满足各种图像处理系统所需的内存空间，而且其最高时钟可达167Mllz，峰值性能可达1333MIPS(百万条指令/秒)。②并行处理结构。TMS32OC62ll芯片内有8个并行处理单元，分为相同的两组，并行结构大大提高芯片的性能。③芯片体系采用veloc，rrI结构。vel。八rJ’l是一种高性能的甚长指令字(VIJW)结构，单指令字字长为32hit，8个指令组成一个指令包，总宇长为256bit。即每秒钟可以执行8条指令。Velo‘、、『rl结构大大提高了DSP芯片的性能④采用流水线操作实现高速度、高效率。TMS32OC62川只有石-流水线充分发挥作用的情况下，才能达到最高的峰值性能。与其他系列DSP相比，优势在于简化了流水线的控制以消除流水线互锁，并增加流水线的深度来消除传统流水线的取指、数据访问和乘法操作上的瓶颈。本系统DSP主要完成从FIFO读出数据的处理以及压缩等。数据处理由自行编写的算法实现，数据压缩算法采用JpEG(JointphotoGraphieEx-pertGroup)标准。当摄像头采集速度为每秒25帧图像时，它留给DSP处理的时间最多为每帧40ms。如果考虑系统有一定的延时以及处理后图像的存储时间，那么DSP处理一幅图像时间不能超过30ms。按照C6211的处理速度，在30ms内可以处理4OM(0.03x1333MIPS)条指令。DSP读出FIFO中的行数据并存人SDRAM，一帧图像有576行，在最后一行时会收到系统的帧中断，这时SDRAM中的图像数据总共有1440x576=sloKB。让C62一l用36M条指令周期的时间处理810KB的数据显然绰绰有余。粗略的计算过程如下:系统采用快速DCT(离散余弦变换)，每sx8矩阵需要11次乘法、29次加法，因此一帧图像的FDCT，共需要(11+29)x720x576xZ/64=518400个指令周期;对于量化模块，每8xs矩阵需要64个量化指令周期，一帧需要64x720x576xZ/64=829440个指令周期;对于编码部分，假设编码后非0元素占25%，对每8xs矩阵进行219一zag扫描、编码估计需要120个指令周期，则共需120x720x576xZ/64=1555200个指令周期。按以上计算，在系统中进行JPEC编码大约需要2903040个指令周期，耗时19.3536ms(TMS320C62lll作在15OMHz时)。可以看出，实际需要的指令远小于36M条，而时间也远小于3Oms，DSP完全可以实时处理从FI-FO传过来的数据。3.4利用DSP芯片进行图像压缩如图4所示，图像数据通过FO接口送人数字信号处理板，由DSP芯片中的DMA控制器负责将数据放人输人缓冲区中，DSP对缓冲的图像数据进行压缩后，通过HPl接口将压缩数据送出。4总结图像采集系统的关键在于如何对大容量的信息进行暂存、压缩和传输等问题进行处理。本系统主要是解决这三个难题。在图像信息暂存方面充分利用DSP存储空间的可扩展性，保证系统可暂存的信息量足够大;信息压缩是DSP最擅长做的事情，可以在很短的时间内完成大量的信息压缩工作。该平台使用专用视频输人处理芯片SAA7lll和FIFO存储器及CPLD实现高速连续的视频帧采集，满足后继图像处理的需要。该平台既可以作为视频图像采集使用，也可以进行视频压缩、匹配等图像处理算法验证工作。参考文献【1ITexasInstruments，TMS32oC6000pe即he司5ReferenceGuide，2002.12.[2】PhiliPsSe二eonduetors，SAA7llADatasheet，1998.5.[3」TexasInstruments，TMS32OC6000CPUandInstrUetionSetRefereneeGuide，2000.10.I41TexasInstruments，TMS32OC6211Digtalsi即习ProeeSSorDataSheet，2003名-【51TexasInstrumentS，TMS320C6000TeehnicalBrie〔1999.2.[6llnte红atedDeviceTeehnolo留，Inc于IFOApPBook.飞9999.【7〕雄伟，DSP芯片的原理与开发应用(第二版)【M」.北京:电子工业出版社，200住【8」李方慧等，TMS32OC600ODSps原理与应用(第二版)四1.北京:电子工业出版社，2003.1.[0]刘松强，数字信号处理系统及其应用[M〕.北京:清华大学出版社，19%.〔10]彭启徐，李玉柏.DSP技术四】.成都:电子科技大学出版社，1997.