发布时间：
工程硕士的学位论文的选题可以直接来源于生产实际或具有明确的生产背景和应用价值。学位论文选题应具有一定的先进性和技术难度，能体现工程硕士研究生综合运用科学理论、方法和技术手段解决工程实际问题的能力。学位论文选题可以是一个完整的集成电路工程项目，可以是工程技术研究专题，也可以是新工艺、新设备、新材料、集成电路与系统芯片新产品的研制与开发。学位论文应包括：课题意义的说明、国内外动态、设计方案的比较与评估、需要解决的主要问题和途径、本人在课题中所做的工作、理论分析、设计计算书、测试装置和试验手段、计算程序、试验数据处理、必要的图纸、图表曲线与结论、结果的技术和经济效果分析、所引用的参考文献等，与他人合作或前人基础上继续进行的课题，必须在论文中明确指出本人所做的工作。
单片集成电路工艺利用研磨、抛光、氧化、扩散、光刻、外延生长、蒸发等一整套平面工艺技术，在一小块硅单晶片上同时制造晶体管、二极管、电阻和电容等元件，并且采用一定的隔离技术使各元件在电性能上互相隔离。然后在硅片表面蒸发铝层并用光刻技术刻蚀成互连图形，使元件按需要互连成完整电路，制成半导体单片集成电路。随着单片集成电路从小、中规模发展到大规模、超大规模集成电路，平面工艺技术也随之得到发展。例如，扩散掺杂改用离子注入掺杂工艺；紫外光常规光刻发展到一整套微细加工技术，如采用电子束曝光制版、等离子刻蚀、反应离子铣等；外延生长又采用超高真空分子束外延技术；采用化学汽相淀积工艺制造多晶硅、二氧化硅和表面钝化薄膜；互连细线除采用铝或金以外，还采用了化学汽相淀积重掺杂多晶硅薄膜和贵金属硅化物薄膜，以及多层互连结构等工艺。薄膜集成电路工艺整个电路的晶体管、二极管、电阻、电容和电感等元件及其间的互连线,全部用厚度在1微米以下的金属、半导体、金属氧化物、多种金属混合相、合金或绝缘介质薄膜，并通过真空蒸发工艺、溅射工艺和电镀等工艺重叠构成。用这种工艺制成的集成电路称薄膜集成电路。薄膜集成电路中的晶体管采用薄膜工艺制作, 它的材料结构有两种形式：①薄膜场效应硫化镉和硒化镉晶体管，还可采用碲、铟、砷、氧化镍等材料制作晶体管；②薄膜热电子放大器。薄膜晶体管的可靠性差，无法与硅平面工艺制作的晶体管相比，因而完全由薄膜构成的电路尚无普遍的实用价值。实际应用的薄膜集成电路均采用混合工艺，也就是用薄膜技术在玻璃、微晶玻璃、镀釉或抛光氧化铝陶瓷基片上制备无源元件和电路元件间的互连线，再将集成电路、晶体管、二极管等有源器件的芯片和不便用薄膜工艺制作的功率电阻、大电容值的电容器、电感等元件用热压焊接、超声焊接、梁式引线或凸点倒装焊接等方式组装成一块完整电路。厚膜集成电路工艺用丝网印刷工艺将电阻、介质和导体涂料淀积在氧化铝、氧化铍陶瓷或碳化硅衬底上。淀积过程是使用一细目丝网，制作各种膜的图案。这种图案用照相方法制成，凡是不淀积涂料的地方，均用乳胶阻住网孔。氧化铝基片经过清洗后印刷导电涂料，制成内连接线、电阻终端焊接区、芯片粘附区、电容器的底电极和导体膜。制件经干燥后，在750～950℃间的温度焙烧成形，挥发掉胶合剂，烧结导体材料，随后用印刷和烧成工艺制出电阻、电容、跨接、绝缘体和色封层。有源器件用低共熔焊、再流焊、低熔点凸点倒装焊或梁式引线等工艺制作，然后装在烧好的基片上，焊上引线便制成厚膜电路。厚膜电路的膜层厚度一般为 7～40微米。用厚膜工艺制备多层布线的工艺比较方便，多层工艺相容性好，可以大大提高二次集成的组装密度。此外，等离子喷涂、火焰喷涂、印贴工艺等都是新的厚膜工艺技术。与薄膜集成电路相仿，厚膜集成电路由于厚膜晶体管尚不能实用，实际上也是采用混合工艺。单片集成电路和薄膜与厚膜集成电路这三种工艺方式各有特点，可以互相补充。通用电路和标准电路的数量大，可采用单片集成电路。需要量少的或是非标准电路，一般选用混合工艺方式，也就是采用标准化的单片集成电路，加上有源和无源元件的混合集成电路。厚膜、薄膜集成电路在某些应用中是互相交叉的。厚膜工艺所用工艺设备比较简易，电路设计灵活，生产周期短，散热良好，所以在高压、大功率和无源元件公差要求不太苛刻的电路中使用较为广泛。另外，由于厚膜电路在工艺制造上容易实现多层布线，在超出单片集成电路能力所及的较复杂的应用方面，可将大规模集成电路芯片组装成超大规模集成电路，也可将单功能或多功能单片集成电路芯片组装成多功能的部件甚至小的整机。单片集成电路除向更高集成度发展外，也正在向着大功率、线性、高频电路和模拟电路方面发展。不过,在微波集成电路、较大功率集成电路方面，薄膜、厚膜混合集成电路还具有优越性。在具体的选用上，往往将各类单片集成电路和厚膜、薄膜集成工艺结合在一起，特别如精密电阻网络和阻容网络基片粘贴于由厚膜电阻和导带组装成的基片上，装成一个复杂的完整的电路。必要时甚至可配接上个别超小型元件，组成部件或整机。
影响光刻机精度的因素：光刻机中的一个重要的性能指标指的是每个图形的分辨率。分辨率是衡量分开相邻两个物点的像的能力。按照几何光学理论，光学系统没有像差时，每个物点应该产生一个锐利的点像，但是由于衍射现象的存在，实际的成像结果总是一个有限大小的光斑。如果两个光斑发生了重叠，则二者中心强度极大值的位置很近，就越难以分辨出这两个物点。在先进的半导体集成电路制造中，为获得高集成度器件分辨率很关键。光刻分辨率对任何光学系统都是一个重要的参数，并且对光刻很关键，因为需要在硅片上制造出极小的器件尺寸。硅片上形成图形的实际尺寸就是特征尺寸，最小的特征尺寸即关键尺寸，对于关键尺寸来说，光刻分辨率很重要。
集成电路芯片封装技术浅谈 自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，CPU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ，数位从4位、8位、16位、32位发展到64位;主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLSI达到 ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，下世纪初可能达2千根。这一切真是一个翻天覆地的变化。 对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。新一代CPU的出现常常伴随着新的封装形式的使用。 芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。 下面将对具体的封装形式作详细说明。 一、DIP封装 70年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP封装结构具有以下特点: 1.适合PCB的穿孔安装; 2.比TO型封装(图1)易于对PCB布线; 3.操作方便。 DIP封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)，如图2所示。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积=3×3/15.24×50=1：86,离1相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 Intel公司这期间的CPU如8086、80286都采用PDIP封装。 二、芯片载体封装 80年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)，封装结构形式如图3、图4和图5所示。 以0.5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：7.8，由此可见QFP比DIP的封装尺寸大大减小。QFP的特点是: 1.适合用SMT表面安装技术在PCB上安装布线; 2.封装外形尺寸小，寄生参数减小，适合高频应用; 3.操作方便; 4.可靠性高。 在这期间，Intel公司的CPU，如Intel 80386就采用塑料四边引出扁平封装PQFP。 三、BGA封装 90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种--球栅阵列封装，简称BGA(Ball Grid Array Package)。如图6所示。 BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。其特点有: 1.I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率; 2.虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能: 3.厚度比QFP减少1/2以上，重量减轻3/4以上; 4.寄生参数减小，信号传输延迟小，使用频率大大提高; 5.组装可用共面焊接，可靠性高; 6.BGA封装仍与QFP、PGA一样，占用基板面积过大; Intel公司对这种集成度很高(单芯片里达300万只以上晶体管)，功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。 四、面向未来的新的封装技术 BGA封装比QFP先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。 Tessera公司在BGA基础上做了改进，研制出另一种称为μBGA的封装技术，按0.5mm焊区中心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。 1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1.1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip Scale Package)。CSP封装具有以下特点: 1.满足了LSI芯片引出脚不断增加的需要; 2.解决了IC裸芯片不能进行交流参数测试和老化筛选的问题; 3.封装面积缩小到BGA的1/4至1/10，延迟时间缩小到极短。 曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠的CSP芯片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM的特点有: 1.封装延迟时间缩小，易于实现组件高速化; 2.缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3; 3.可靠性大大提高。 随着LSI设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生了将多个LSI芯片组装在一个精密多层布线的外壳内形成MCM产品的想法。进一步又产生另一种想法:把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(wafer level)封装的变革，由此引出系统级芯片SOC(System On Chip)和电脑级芯片PCOC(PC On Chip)。 随着CPU和其他ULSI电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的进步又将反过来促成芯片技术向前发展。
先进的芯片尺寸封装(CSP)技术及其发展前景2007/4/20/19:53 来源：微电子封装技术汽车电子装置和其他消费类电子产品的飞速发展，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。QFP（四边引脚扁平封装）、TQFP（塑料四边引脚扁平封装）作为表面安装技术（SMT）的主流封装形式一直受到业界的青睐，但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。因此以面阵列、球形凸点为I/O的BGA（球栅阵列）应运而生，以它为基础继而又发展为芯片尺寸封装（ChipScalePackage，简称CSP）技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装（接近裸芯片的尺寸），而相对成本却更低，因此符合电子产品小型化的发展潮流，是极具市场竞争力的高密度封装形式。CSP技术的出现为以裸芯片安装为基础的先进封装技术的发展，如多芯片组件(MCM)、芯片直接安装(DCA),注入了新的活力，拓宽了高性能、高密度封装的研发思路。在MCM技术面临裸芯片难以储运、测试、老化筛选等问题时，CSP技术使这种高密度封装设计柳暗花明。2CSP技术的特点及分类2.1CSP之特点根据J-STD-012标准的定义，CSP是指封装尺寸不超过裸芯片1.2倍的一种先进的封装形式[1]。CSP实际上是在原有芯片封装技术尤其是BGA小型化过程中形成的，有人称之为μBGA（微型球栅阵列，现在仅将它划为CSP的一种形式），因此它自然地具有BGA封装技术的许多优点。(1)封装尺寸小，可满足高密封装CSP是目前体积最小的VLSI封装之一，引脚数（I/O数）相同的CSP封装与QFP、BGA尺寸比较情况见表1[2]。由表1可见，封装引脚数越多的CSP尺寸远比传统封装形式小，易于实现高密度封装，在IC规模不断扩大的情况下，竞争优势十分明显，因而已经引起了IC制造业界的关注。一般地，CSP封装面积不到0.5mm节距QFP的1/10，只有BGA的1/3~1/10[3]。在各种相同尺寸的芯片封装中，CSP可容纳的引脚数最多，适宜进行多引脚数封装，甚至可以应用在I/O数超过2000的高性能芯片上。例如，引脚节距为0.5mm，封装尺寸为40×40的QFP，引脚数最多为304根，若要增加引脚数，只能减小引脚节距，但在传统工艺条件下，QFP难以突破0.3mm的技术极限；与CSP相提并论的是BGA封装，它的引脚数可达600~1000根，但值得重视的是，在引脚数相同的情况下，CSP的组装远比BGA容易。（2）电学性能优良CSP的内部布线长度（仅为0.8~1.0mm）比QFP或BGA的布线长度短得多[4]，寄生引线电容(<0.001mΩ)、引线电阻（<0.001nH）及引线电感（<0.001pF）均很小，从而使信号传输延迟大为缩短。CSP的存取时间比QFP或BGA短1/5~1/6左右，同时CSP的抗噪能力强，开关噪声只有DIP（双列直插式封装）的1/2。这些主要电学性能指标已经接近裸芯片的水平，在时钟频率已超过双G的高速通信领域，LSI芯片的CSP将是十分理想的选择。(3)测试、筛选、老化容易MCM技术是当今最高效、最先进的高密度封装之一，其技术核心是采用裸芯片安装，优点是无内部芯片封装延迟及大幅度提高了组件封装密度，因此未来市场令人乐观。但它的裸芯片测试、筛选、老化问题至今尚未解决，合格裸芯片的获得比较困难，导致成品率相当低，制造成本很高[4]；而CSP则可进行全面老化、筛选、测试，并且操作、修整方便，能获得真正的KGD芯片，在目前情况下用CSP替代裸芯片安装势在必行。（4）散热性能优良CSP封装通过焊球与PCB连接，由于接触面积大，所以芯片在运行时所产生的热量可以很容易地传导到PCB上并散发出去；而传统的TSOP（薄型小外形封装）方式中，芯片是通过引脚焊在PCB上的，焊点和pcb板的接触面积小，使芯片向PCB板散热就相对困难。测试结果表明，通过传导方式的散热量可占到80%以上。同时，CSP芯片正面向下安装，可以从背面散热，且散热效果良好，10mm×10mmCSP的热阻为35℃/W，而TSOP、QFP的热阻则可达40℃/W。若通过散热片强制冷却，CSP的热阻可降低到4.2，而QFP的则为11.8[3]。（5）封装内无需填料大多数CSP封装中凸点和热塑性粘合剂的弹性很好，不会因晶片与基底热膨胀系数不同而造成应力，因此也就不必在底部填料(underfill)，省去了填料时间和填料费用[5]，这在传统的SMT封装中是不可能的。（6）制造工艺、设备的兼容性好CSP与现有的SMT工艺和基础设备的兼容性好，而且它的引脚间距完全符合当前使用的SMT标准（0.5~1mm），无需对PCB进行专门设计，而且组装容易，因此完全可以利用现有的半导体工艺设备、组装技术组织生产。2.2CSP的基本结构及分类CSP的结构主要有4部分：IC芯片，互连层，焊球（或凸点、焊柱），保护层。互连层是通过载带自动焊接（TAB）、引线键合（WB）、倒装芯片（FC）等方法来实现芯片与焊球（或凸点、焊柱）之间内部连接的，是CSP封装的关键组成部分。CSP的典型结构如图1所示[6]。目前全球有50多家IC厂商生产各种结构的CSP产品。根据目前各厂商的开发情况，可将CSP封装分为下列5种主要类别[7、3]：（1）柔性基板封装（FlexCircuitInterposer）由美国Tessera公司开发的这类CSP封装的基本结构如图2所示。主要由IC芯片、载带（柔性体）、粘接层、凸点（铜/镍）等构成。载带是用聚酰亚胺和铜箔组成。它的主要特点是结构简单，可靠性高，安装方便，可利用原有的TAB（TapeAutomatedBonding）设备焊接。（2）刚性基板封装（RigidSubstrateInterposer）由日本Toshiba公司开发的这类CSP封装,实际上就是一种陶瓷基板薄型封装，其基本结构见图3。它主要由芯片、氧化铝（Al2O3）基板、铜（Au）凸点和树脂构成。通过倒装焊、树脂填充和打印3个步骤完成。它的封装效率（芯片与基板面积之比）可达到75％，是相同尺寸的TQFP的2.5倍。（3）引线框架式CSP封装（CustomLeadFrame）由日本Fujitsu公司开发的此类CSP封装基本结构如图4所示。它分为Tape-LOC和MF-LOC两种形式，将芯片安装在引线框架上，引线框架作为外引脚，因此不需要制作焊料凸点，可实现芯片与外部的互连。它通常分为Tape-LOC和MF-LOC两种形式。（4）圆片级CSP封装（Wafer-LevelPackage）由ChipScale公司开发的此类封装见图5。它是在圆片前道工序完成后，直接对圆片利用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割分离成单个器件。WLP主要包括两项关键技术即再分布技术和凸焊点制作技术。它有以下特点：①相当于裸片大小的小型组件（在最后工序切割分片）；②以圆片为单位的加工成本（圆片成本率同步成本）；③加工精度高（由于圆片的平坦性、精度的稳定性）。(5)微小模塑型CSP(MinuteMold)由日本三菱电机公司开发的CSP结构如图6所示。它主要由IC芯片、模塑的树脂和凸点等构成。芯片上的焊区通过在芯片上的金属布线与凸点实现互连，整个芯片浇铸在树脂上，只留下外部触点。这种结构可实现很高的引脚数，有利于提高芯片的电学性能、减少封装尺寸、提高可靠性，完全可以满足储存器、高频器件和逻辑器件的高I/O数需求。同时由于它无引线框架和焊丝等，体积特别小，提高了封装效率。除以上列举的5类封装结构外，还有许多符合CSP定义的封装结构形式如μBGA、焊区阵列CSP、叠层型CSP（一种多芯片三维封装）等。3CSP封装技术展望3.1有待进一步研究解决的问题尽管CSP具有众多的优点，但作为一种新型的封装技术，难免还存在着一些不完善之处。（1）标准化每个公司都有自己的发展战略，任何新技术都会存在标准化不够的问题。尤其当各种不同形式的CSP融入成熟产品中时，标准化是一个极大的障碍[8]。例如对于不同尺寸的芯片，目前有多种CSP形式在开发，因此组装厂商要有不同的管座和载体等各种基础材料来支撑，由于器件品种多，对材料的要求也多种多样，导致技术上的灵活性很差。另外没有统一的可靠性数据也是一个突出的问题。CSP要获得市场准入，生产厂商必须提供可靠性数据,以尽快制订相应的标准。CSP迫切需要标准化，设计人员都希望封装有统一的规格，而不必进行个体设计。为了实现这一目标，器件必须规范外型尺寸、电特性参数和引脚面积等，只有采用全球通行的封装标准，它的效果才最理想[9]。（2）可靠性可靠性测试已经成为微电子产品设计和制造一个重要环节。CSP常常应用在VLSI芯片的制备中，返修成本比低端的QFP要高，CSP的系统可靠性要比采用传统的SMT封装更敏感，因此可靠性问题至关重要。虽然汽车及工业电子产品对封装要求不高，但要能适应恶劣的环境，例如在高温、高湿下工作，可靠性就是一个主要问题。另外，随着新材料、新工艺的应用，传统的可靠性定义、标准及质量保证体系已不能完全适用于CSP开发与制造，需要有新的、系统的方法来确保CSP的质量和可靠性，例如采用可靠性设计、过程控制、专用环境加速试验、可信度分析预测等。可以说，可靠性问题的有效解决将是CSP成功的关键所在[10,11]。（3）成本价格始终是影响产品（尤其是低端产品）市场竞争力的最敏感因素之一。尽管从长远来看，更小更薄、高性价比的CSP封装成本比其他封装每年下降幅度要大，但在短期内攻克成本这个障碍仍是一个较大的挑战[10]。目前CSP是价格比较高，其高密度光板的可用性、测试隐藏的焊接点所存在的困难（必须借助于X射线机）、对返修技术的生疏、生产批量大小以及涉及局部修改的问题，都影响了产品系统级的价格比常规的BGA器件或TSOP／TSSOP／SSOP器件成本要高。但是随着技术的发展、设备的改进，价格将会不断下降。目前许多制造商正在积极采取措施降低CSP价格以满足日益增长的市场需求。随着便携产品小型化、OEM（初始设备制造）厂商组装能力的提高及硅片工艺成本的不断下降，圆片级CSP封装又是在晶圆片上进行的，因而在成本方面具有较强的竞争力，是最具价格优势的CSP封装形式，并将最终成为性能价格比最高的封装。此外，还存在着如何与CSP配套的一系列问题，如细节距、多引脚的PWB微孔板技术与设备开发、CSP在板上的通用安装技术[12]等，也是目前CSP厂商迫切需要解决的难题。3.2CSP的未来发展趋势（1）技术走向终端产品的尺寸会影响便携式产品的市场同时也驱动着CSP的市场。要为用户提供性能最高和尺寸最小的产品，CSP是最佳的封装形式。顺应电子产品小型化发展的的潮流，IC制造商正致力于开发0.3mm甚至更小的、尤其是具有尽可能多I/O数的CSP产品。据美国半导体工业协会预测，目前CSP最小节距相当于2010年时的BGA水平（0.50mm），而2010年的CSP最小节距相当于目前的倒装芯片（0.25mm）水平。由于现有封装形式的优点各有千秋，实现各种封装的优势互补及资源有效整合是目前可以采用的快速、低成本的提高IC产品性能的一条途径。例如在同一块PWB上根据需要同时纳入SMT、DCA，BGA，CSP封装形式（如EPOC技术）。目前这种混合技术正在受到重视，国外一些结构正就此开展深入研究。对高性价比的追求是圆片级CSP被广泛运用的驱动力。近年来WLP封装因其寄生参数小、性能高且尺寸更小（己接近芯片本身尺寸）、成本不断下降的优势，越来越受到业界的重视。WLP从晶圆片开始到做出器件，整个工艺流程一起完成，并可利用现有的标准SMT设备，生产计划和生产的组织可以做到最优化；硅加工工艺和封装测试可以在硅片生产线上进行而不必把晶圆送到别的地方去进行封装测试；测试可以在切割CSP封装产品之前一次完成，因而节省了测试的开支。总之，WLP成为未来CSP的主流已是大势所驱[13~15]。（2）应用领域CSP封装拥有众多TSOP和BGA封装所无法比拟的优点，它代表了微小型封装技术发展的方向。一方面，CSP将继续巩固在存储器（如闪存、SRAM和高速DRAM）中应用并成为高性能内存封装的主流；另一方面会逐步开拓新的应用领域，尤其在网络、数字信号处理器（DSP）、混合信号和RF领域、专用集成电路（ASIC）、微控制器、电子显示屏等方面将会大有作为，例如受数字化技术驱动，便携产品厂商正在扩大CSP在DSP中的应用，美国TI公司生产的CSP封装DSP产品目前已达到90％以上。此外，CSP在无源器件的应用也正在受到重视，研究表明，CSP的电阻、电容网络由于减少了焊接连接数，封装尺寸大大减小，且可靠性明显得到改善。（3）市场预测CSP技术刚形成时产量很小，1998年才进入批量生产，但近两年的发展势头则今非昔比，2002年的销售收入已达10.95亿美元，占到IC市场的5%左右。国外权威机构“ElectronicTrendPublications”预测，全球CSP的市场需求量年内将达到64.81亿枚，2004年为88.71亿枚，2005年将突破百亿枚大关，达103.73亿枚，2006年更可望增加到126.71亿枚。尤其在存储器方面应用更快，预计年增长幅度将高达54.9%。
功耗低CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW，动态功耗（在1MHz工作频率时）也仅为几mW。工作电压范围宽CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。国产CC4000系列的集成电路，可在3~18V电压下正常工作。逻辑摆幅大CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电影低电位VSS。当VDD=15V，VSS=0V时，输出逻辑摆幅近似15V。因此，CMOS集成电路的电压电压利用系数在各类集成电路中指标是较高的。抗干扰能力强CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。输入阻抗高CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄露电流，通常情况下，等效输入阻抗高达103~1011Ω，因此CMOS集成电路几乎不消耗驱动电路的功率。温度稳定性能好由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。一般陶瓷金属封装的电路，工作温度为-55 ~ +125℃；塑料封装的电路工作温度范围为-45 ~ +85℃。扇出能力强扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。抗辐射能力强CMOS集成电路中的基本器件是MOS晶体管，属于多数载流子导电器件。各种射线、辐射对其导电性能的影响都有限，因而特别适用于制作航天及核实验设备。可控性好CMOS集成电路输出波形的上升和下降时间可以控制，其输出的上升和下降时间的典型值为电路传输延迟时间的125%~140%。接口方便因为CMOS集成电路的输入阻抗高和输出摆幅大，所以易于被其他电路所驱动，也容易驱动其他类型的电路或器件。 免费考研网
由于 集成电路 设计水平和工艺技术的提高，集成电路的规模越来越大，整个系统可以集成到一个 芯片 上（目前一个芯片上可以集成108个晶体管）。这使得将于单芯片集成到由具有多个硬件和软件功能的电路组成的系统（或子系统）中成为可能。90年代末，集成电路进入了系统级芯片（SOC）时代。 1980年代，专门集成电路以标准逻辑门为基本单元，由处理线提供给设计师免费使用，以缩短设计周期：1990年代末进入系统级芯片时代。在芯片上，它包括cpu、dsp、逻辑电路、模拟电路、射频电路、存储器和其他电路模块以及嵌入式软件，并相互连接，形成完整的系统。 由于系统设计日益复杂，设计行业中已有工厂专门开发具有这些功能的各种集成电路模块（称为知识产权核心或IP核心）。这些模块通过授权提供给其他系统设计人员进行有偿使用。设计人员将使用IP核作为设计的基本单元。IP核的重用不仅缩短了系统设计周期，而且提高了系统设计的成功率。 研究表明，与由IC构成的系统相比，由于SOC设计能够综合考虑整个系统的各种条件，在相同的工艺条件下，可以达到更高的系统指标。21世纪将是SOC技术真正快速发展的时期。 近年来，由于整机的便携式开发和系统小型化的趋势，需要在芯片上集成更多不同类型的元件，如Si-CMOSIC，GaAs-RFIC，各种无源元件，光机械设备，天线，连接器。和传感器等单一材料和标准工艺的SOC是有限的。近年来，基于SOC快速开发的系统级封装（SiP）不仅可以在一个封装中组装多个芯片，而且可以堆叠和集成不同类型的器件和电路芯片。复杂，完整的系统。 与SOC相比，SIP具有： （一）可以提供更多的新功能； （2）各工序兼容性好； （3）灵活性和适应性强； （4）低成本； （5）易于分块测试； （6）开发周期短等优点。 SOC和SIP互为补充。一般认为，SOC主要用于更新较慢、对军事装备性能要求较高的产品。SIP主要用于更换周期较短的消费品，如手机。SIP的合格率和计算机辅助设计有待进一步提高。 由于液滴的复杂性，对液滴的设计和工艺技术提出了更高的要求。在设计方面，需要由系统工程师、电路设计、布局设计、硅技术设计、测试和制造等工程师组成的团队共同努力，以达到最佳的性能、最小的尺寸和最小的成本。首先，采用计算机辅助仿真设计，对芯片、电源和被动组件的参数和布局进行了设计。高密度线路的设计应考虑消除振荡、过冲、串扰和辐射。考虑散热和可靠性；选择衬底材料（包括介电常数、损耗、互连阻抗等）；制定线宽、间距和穿孔等设计规则；最后设计主板的布局。 SIP采用了近十年来迅速发展的触发器焊接互连技术。触发器焊接互连具有直流电压低、互连密度高、寄生电感小、热、电性能好等优点，但成本高于焊丝。SIP的另一个优点是能够集成各种无源组件。无源元件在集成电路中的应用日益增多。例如，移动电话中的无源元件与有源元件的比例约为50：1。采用近年来发展起来的低温共烧多层陶瓷（LTCC）和低温共烧铁氧体（LTCF）技术，即在多层陶瓷中集成电阻、电容、电感、滤波器和谐振器等无源元件，就像将有源器件集成到硅片中一样。此外，为了提高芯片芯核在封装中的面积比，采用了两个以上的芯片叠层结构，并在Z方向上中进行了三维集成。开发了层合芯片之间的超薄柔性绝缘层底板、底板上的铜线、通孔互连和金属化等新技术。 SIP以其快速进入市场的竞争力、更小、更薄、更轻、更多的功能，在业界得到了广泛的应用。它的主要应用是射频/无线应用、移动通信、网络设备、计算机和外围设备、数字产品、图像、生物和MEMS传感器。 到2010年，SiP的布线密度预计为6000cm / cm 2，热密度为100W / cm 2，元件密度为5000 / cm 2，I / O密度为3000 / cm 2。系统级封装设计也正朝着SOC的自动布局和布线等计算机辅助自动化发展。英特尔最先进的SiP技术将五个堆叠式闪存芯片集成到1.0mm超薄封装中。东芝的SiP目标是将手机的所有功能集成到一个包中。日本最近预测，如果全球五分之一的LSI系统采用SiP技术，SiP市场可达到1.2万亿日元。凭借其进入市场的优势，SiP将在未来几年内以更快的速度增长。在加快集成电路设计和芯片制造发展的同时，中国应加大系统级封装的研发力度。
中文摘要: 钢铁炉料为钢铁企业生产提供了必要的物质保证,而钢铁炉料采购面临的是一个动荡起伏、复杂多变的市场环境。本文以供应链理论为指导,结合实际工作经验,分析了炉料市场状况,从四个方面对建立适应炉料市场变化的采购管理机制进行了研究。 通过对炉料采购过程控制的研究,提出了采购活动八个过程,并按采购过程设置采购管理机构,实行分段管理的采购管理机制,以确保采购过程的高效、透明、约束。 通过对炉料供应商评价管理的研究,提出了供应商分类分级评价体系的必要性,提出了量化的评价标准和具体的分类分级评价方法,为建立长期稳定的供应商合作关系和培育核心供应商打下了良好的基础。 通过对炉料采购定价管理的研究,提出了适用于炉料采购的两种定价方式,并着重对竞争性采购定价方式中所应用的五种定价方法进行了研究,目的在于寻求公开透明、决策灵活、规范受控的价格形成体系。 通过对采购手段及采购策略的研究,提出了用电子商务手段来改进采购方式,提出了与核心供应商建立战略合作伙伴关系及采购供应基地,确保资源稳定、安全的获得。英文摘要: The supply of the furnace charge provides the necessary guarantee for the iron and steel companies, but the unstable and complicated market environment exists while purchasing furnace charge. This paper analyses the market situation of furnace charge upon the theory of the supply chain and the experience of the practical work, and elaborates the practical management mechanism of purchasing the furnace charge to adapt the changing market from four respects,. On the basis of the study of controlling the p...目录:摘要 5-6Abstract 6致谢 7-11第一章 绪论 11-141.1 研究背景 11-121.2 钢铁炉料采购过程管理概述 121.3 论文结构安排 12-14第二章 钢铁炉料采购市场状况分析 14-182.1 炉料市场状况 14-162.1.1 铁矿石资源状况分析 142.1.2 铁合金资源状况分析 14-152.1.3 废钢资源状况分析 152.1.4 煤炭、焦炭资源状况分析 15-162.2 炉料运输条件的分析 16-18第三章 炉料采购过程控制管理 18-263.1 炉料采购管理的重要性 183.2 炉料采购管理机制 18-223.2.1 线性管理机制 19-203.2.2 分段管理机制 203.2.3 两种管理机制的比较 20-213.2.4 实行分段管理机制的优点 21-223.3 分段管理机制 22-243.4 马钢炉料采购过程控制管理的做法 24-26第四章 供应商评价管理 26-344.1 钢铁企业开展供应商评价管理的背景及重要意义 26-274.2 钢铁企业开展炉料供应商评价管理的必要性 274.3 供应商评价管理体系 27-294.4 供应商评价管理方法 29-324.4.1 评价管理组织机构 294.4.2 供应商评价指标权重 29-314.4.3 评价标准及评分方法 314.4.4 评价实施 31-324.4.5 评价周期 324.5 实施供应商评价管理效果 32-334.6 马钢炉料供应商评价管理的做法 33-34第五章 炉料采购定价管理 34-415.1 炉料采购定价管理的必要性 34-355.2 炉料采购定价方式 35-365.2.1 战略性采购定价方式 355.2.2 竞争性采购定价方式 35-365.3 竞争性采购定价方式的应用 36-395.3.1 常用的炉料采购定价方式 36-385.3.2 炉料采购定价过程的若干问题 38-395.4 炉料采购定价管理机制的落实与保障措施 39-405.5 马钢炉料采购定价管理的做法 40-41第六章 炉料采购策略及采购手段的研究 41-466.1 采购策略 41-436.1.1 与核心供应商建立战略合作伙伴关系 41-436.1.2 建立采购供应基地 436.2 通过电子商务改进采购手段 43-466.2.1 钢铁企业网上采购发展过程 446.2.2 传统招标采购与电子商务相结合的采购模式 44-456.2.3 实施电子商务手段的作用 45-46第七章 结束语 46-48参考文献 48-49攻读硕士学位期间发表的论文 49-50
1、简要的回顾。 钢铁制造流程的变化导效了一代又一代的钢厂模式的演进，但是冶金流程中物质状态转变、物质性质控制的一些本质特征并无重大的变化，钢厂的生产流程总是由化学冶金过程和冶金的物理过程构成。化学冶金过程主要是体现物质组成、温度、时间之间的关系；冶金的物理过程主要是体现形变、物质微观结构、温度、时间之间的关系。但是，20世纪70年代以来，钢厂生产流程中化学冶金和冶金的物理过程的衔接部——钢液的凝固方式发生了重大的变化，凝固方式变化是促进当代钢铁生产流程演进的诸因素中最为活跃的关键点，实际上是钢厂生产流程整体运行过程中的序参量。凝固成形采用连续铸锭方式后，过程时间缩短，过程效率提高，流程前后工序之间的温度起伏范围变小；同时导致了模铸、初轧、开坯等（慢弛豫变量）工序、装置的淘汰，某种程度上打开了流程中物质流运行的“瓶颈”，带动了生产流程走向整体优化。这些变化促使钢厂的模式、规模、产品系列、投资量、市场竞争力发生了重大的变化。中国冶金行业网www.yejinye.com2.物质状态转变。 物质性质控制和物质流控制在生产流程中的结合多维物质流控制系统。从工艺上看，钢厂生产流程的实质，一方面是物质状态转变和物质性质控制的工艺过程，如状态的转变与控制，品种与质量的控制，钢材形状尺寸和表面状态的控制，产品性能的控制等；另一方面则是过程物质流的调控，这种物质流控制不仅是物质的输送，而且要求各主要参数衔接、匹配上的优化，如物质流流量、温度、时间的合现衔接，相关工序之间输入流量、输出流量的匹配，时间节奏的协调与缓冲，物质输送过程途经的工序、方向、距离和方式的优化，物质流途径及其时间的压缩和紧凑等。这些参数对钢厂模式、投资数量和投入-产出效益乃至对环境的负荷等是至关重要的。 作为钢铁生产过程的多维物质流控制工程，如下参数的衔接匹配、连续、稳定，均应在考虑之内： 物质流在状态上、组分上和数量上的转变、传递、衔接、匹配； 物质流在时间节奏上的协调、缓冲、加速； 物质流过程中金属由液态转变为固态，并获得一定几何尺寸的铸坯断面，进而进行断面形状和尺寸的转变、传递、衔接、配合； 物质流在温度和能量上的转变、传递、衔接和节约； 物质流过程中钢的表面质量、宏观结构、微观组织以及性能的转变、遗传和调控： 物质输送途径和方式的调整、衔接和优化等。 要实现上述诸多方面的衔接、匹配，不仅要依靠各工序的功能优化、装备可靠性与可控性的提高，而且要十分重视相邻工序之间的“柔性”（非线性）调节作用
annalsoftelecommunications-annalesdestelecommunications，青博盛审稿周期约3个月，分子0.722，中科院分区4区。
推荐《仪器仪表学报》，EI期刊，以下是该杂志的收录情况，希望有所帮助：
《仪器仪表学报》被以下数据库收录：
CA 化学文摘(美)(2014)
SA 科学文摘(英)(2011)
JST 日本科学技术振兴机构数据库(日)(2013)
EI 工程索引(美)(2016)
CSCD 中国科学引文数据库来源期刊（2017-2018年度）（含扩展版）
北京大学《中文核心期刊要目总览》来源期刊：
1992年(第一版),1996年(第二版),2000年版,2004年版,2008年版,2011年版,2014年版;