发布时间：
只能说你好懒啊 你这就是要实验报告的吧
/etc下有相应的配置文件，进去可以设置
/etc下有相应的配置文件，进去可以设置
CPLD[编辑本段]简介 CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。 CPLD主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。 发展历史及应用领域： 20世纪70年代，最早的可编程逻辑器件--PLD诞生了。其输出结构是可编程的逻辑宏单元，因为它的硬件结构设计可由软件完成（相当于房子盖好后人工设计局部室内结构），因而它的设计比纯硬件的数字电路具有很强的灵活性，但其过于简单的结构也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷，20世纪80年代中期，推出了复杂可编程逻辑器件--CPLD。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。 器件特点： 它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。 如何使用： CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。 这里以抢答器为例讲一下它的设计（装修）过程，即芯片的设计流程。CPLD的工作大部分是在电脑上完成的。打开集成开发软件(Altera公司 Max+pluxII)→画原理图、写硬件描述语言（VHDL，Verilog）→编译→给出逻辑电路的输入激励信号，进行仿真，查看逻辑输出结果是否正确→进行管脚输入、输出锁定（7128的64个输入、输出管脚可根据需要设定）→生成代码→通过下载电缆将代码传送并存储在CPLD芯片中。7128这块芯片各管脚已引出，将数码管、抢答开关、指示灯、蜂鸣器通过导线分别接到芯片板上，通电测试，当抢答开关按下，对应位的指示灯应当亮，答对以后，裁判给加分后，看此时数码显示加分结果是否正确，如发现有问题，可重新修改原理图或硬件描述语言，完善设计。设计好后，如批量生产，可直接复制其他CPLD芯片，即写入代码即可。如果要对芯片进行其它设计，比如进行交通灯设计，要重新画原理图、或写硬件描述语言，重复以上工作过程，完成设计。这种修改设计相当于将房屋进行了重新装修，这种装修对CPLD来说可进行上万次。 家庭成员：经过几十年的发展，许多公司都开发出了CPLD可编程逻辑器件。比较典型的就是Altera、Lattice、Xilinx世界三大权威公司的产品，这里给出常用芯片： Altera EPM7128S (PLCC84) Lattice LC4128V (TQFP100) Xilinx XC95108 (PLCC84)[编辑本段]FPGA与CPLD的辨别和分类 FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是： 将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。 将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。===============FPGA目录 FPGA与CPLD的辨别和分类 FPGA的应用 FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。[编辑本段] FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有： 1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I／O引脚。 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。[编辑本段] FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。 如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并行设计的复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关键问题。如今，随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展，系统设计工程师在从这些优异性能获益的同时，不得不面对由于FPGA前所未有的性能和能力水平而带来的新的设计挑战。 例如，领先FPGA厂商Xilinx最近推出的Virtex-5系列采用65nm工艺，可提供高达33万个逻辑单元、1,200个I/O和大量硬IP块。超大容量和密度使复杂的布线变得更加不可预测，由此带来更严重的时序收敛问题。此外，针对不同应用而集成的更多数量的逻辑功能、DSP、嵌入式处理和接口模块，也让时钟管理和电压分配问题变得更加困难。 幸运地是，FPGA厂商、EDA工具供应商正在通力合作解决65nm FPGA独特的设计挑战。不久以前，Synplicity与Xilinx宣布成立超大容量时序收敛联合工作小组，旨在最大程度帮助地系统设计工程师以更快、更高效的方式应用65nm FPGA器件。设计软件供应商Magma推出的综合工具Blast FPGA能帮助建立优化的布局，加快时序的收敛。 最近FPGA的配置方式已经多元化！[编辑本段] 1、Altera 2、Xilinx 3、Actel 4、Lattice 其中Altera和Xilinx主要生产一般用途FPGA，其主要产品采用RAM工艺。Actel主要提供非易失性FPGA，产品主要基于反熔丝工艺和FLASH工艺。 FPGA设计的注意事项 不管你是一名逻辑设计师、硬件工程师或系统工程师，甚或拥有所有这些头衔，只要你在任何一种高速和多协议的复杂系统中使用了FPGA，你就很可能需要努力解决好器件配置、电源管理、IP集成、信号完整性和其他的一些关键设计问题。不过，你不必独自面对这些挑战，因为在当前业内领先的FPGA公司里工作的应用工程师每天都会面对这些问题，而且他们已经提出了一些将令你的设计工作变得更轻松的设计指导原则和解决方案。 I/O信号分配 可提供最多的多功能引脚、I/O标准、端接方案和差分对的FPGA在信号分配方面也具有最复杂的设计指导原则。尽管Altera的FPGA器件没有设计指导原则(因为它实现起来比较容易)，但赛灵思的FPGA设计指导原则却很复杂。但不管是哪一种情况，在为I/O引脚分配信号时，都有一些需要牢记的共同步骤： 使用一个电子数据表列出所有计划的信号分配，以及它们的重要属性，例如I/O标准、电压、需要的端接方法和相关的时钟。 检查制造商的块/区域兼容性准则。 考虑使用第二个电子数据表制订FPGA的布局，以确定哪些管脚是通用的、哪些是专用的、哪些支持差分信号对和全局及局部时钟、哪些需要参考电压。 利用以上两个电子数据表的信息和区域兼容性准则，先分配受限制程度最大的信号到引脚上，最后分配受限制最小的。例如，你可能需要先分配串行总线和时钟信号，因为它们通常只分配到一些特定引脚。 按照受限制程度重新分配信号总线。在这个阶段，可能需要仔细权衡同时开关输出(SSO)和不兼容I/O标准等设计问题，尤其是当你具有很多个高速输出或使用了好几个不同的I/O标准时。如果你的设计需要局部/区域时钟，你将可能需要使用高速总线附近的管脚，最好提前记住这个要求，以免最后无法为其安排最合适的引脚。如果某个特定块所选择的I/O标准需要参考电压信号，记住先不要分配这些引脚。差分信号的分配始终要先于单端信号。如果某个FPGA提供了片内端接，那么它也可能适用于其他兼容性规则。 在合适的地方分配剩余的信号。 在这个阶段，考虑写一个只包含端口分配的HDL文件。然后通过使用供应商提供的工具或使用一个文本编辑器手动创建一个限制文件，为I/O标准和SSO等增加必要的支持信息。准备好这些基本文件后，你可以运行布局布线工具来确认是否忽视了一些准则或者做了一个错误的分配。 这将使你在设计的初始阶段就和布局工程师一起工作，共同规划PCB的走线、冗余规划、散热问题和信号完整性。FPGA工具可能可以在这些方面提供帮助，并协助你解决这些问题，因此你必须确保了解你的工具包的功能。 你咨询一位布局专家的时间越晚，你就越有可能需要去处理一些复杂的问题和设计反复，而这些可能可以通过一些前期分析加以避免。一旦你实现了满意的信号分配，你就要用限制文件锁定它们。 ------------------- 基于CMOS的设计主要消耗三类切率：内部的（短路）、漏电的（静态的）以及开关的（电容）。当门电路瞬变时，VDD与地之间短路连接消耗内部功率。漏电功耗是CMOS工艺普遍存在的寄生效应引起的。而开关功耗则是自负载电容,放电造成的。开关功耗与短路功耗合在一起称为动态功耗。下面介绍降低静态功耗和动态功耗的设计技巧。 降低静态功耗 虽然静态电流与动态电流相比可以忽略不计，然而对电池供电的手持设备就显得十分重要，在设备通电而不工作时更是如此。静态电流的因素众多，包括处于没有完全关断或接通的状态下的I/O以及内部晶体管的工作电流、内部连线的电阻、输入与三态电驱动器上的拉或下拉电阻。在易失性技术中，保持编程信息也需一定的静态功率。抗熔断是一种非易失性技术，因此信息存储不消耗静态电流。 下面介绍几种降低静态功耗的设计方法： •驱动输入应有充分的电压电平，因而所有晶体管都是完全通导或关闭的。 •由于I/O线上的上拉或下拉电阻要消耗一定的电流，因此尽量避免使用这些电阻。 •少用驱动电阻或双极晶体管，这些器件需维持一个恒定电流，从而增加了静态电流。 •将时钟引脚按参数表推荐条件连接至低电平。悬空的时钟输入会大大增加静态电流。 •在将设计划分为多个器件时，减少器件间I/O的使用。 eX器件LP方式引脚的使用 Actel eX系列设计了特殊的低功率“休眠”模式。在该引脚驱动至高电平800ns后，器件进入极低功率待机模式，待机电流小于100μA。在低功率模式下，所有I/O（除时钟输入外）都处于三态，而内核全部断电。由于内核被断电，触发器中存储的信息会丢失，在进入工作模式（在引脚驱动至低平200ms后）时，用户需再次对器件初始化。同样，用户也应关闭所有通过CLKA、CLKB以及HCLK输入的时钟。然而这些时钟并不处于三态，时钟就可进入器件，从而增加功耗，因此在低功率模式下，时钟输入必须处于逻辑0或逻辑1。 有时用户很难阻止时钟进入器件。在此场合，用户可使用与CLKA或CLKA相邻的正常输入引脚并在设计中加进CLKINT。这样，时钟将通过靠近时钟引脚的正常输入进入器件，再通过CLKINT向器件提供时钟资源。 采用这种输入电路后，由于常规I/O是三态的，因此用户不必担心时钟进入器件。当然，增加一级门电路会产生6ns的较大时钟延时，幸好这在多数低功率设计中是可以接受的。注意应将与CLKINT缓冲器相关的CLKA或CLKB引脚接地。 此外还要注意，CLKINT只可用作连线时钟，HCLK并不具备将内部走线网连接到HCLK的能力，因而HCLK资源不能被常规输入驱动。换句话说，如果使用LP引脚就不能使用HCLK；使用HCLK时就应在外部截断时钟信号。 降低动态功耗 动态功耗是在时钟工作且输入正在开关时的功耗。对CMOS电路，动态功耗基本上确定了总功耗。动态功耗包括几个成分，主要是电容负载充电与放电（内部与I/O）以及短路电流。多数动态功率是内部或外部电容向器件充、放电消耗的。如果器件驱动多个I/O负载，大量的动态电流构成总功耗的主要部分。 对设计中给定的驱动器，动态功耗由下式计算 p=CL×V 2 DD×f 式中，CL是电容负载，VDD是电源电压，f则是开关频率。总功耗是每个驱动器功耗之总和。 由于VDD是固定的，降低内部功耗就要降低平均逻辑开关频率，减少每个时钟沿处的逻辑开关总数、减少连线网络，特别是高频信号连线网络中的电容值。对低功率设计，需要从系统至工艺的每个设计级别中采取相应预防措施，级别越高，效果越好。[编辑本段]FPGA与CPLD的辨别和分类 FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是： 将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。 将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。[编辑本段]FPGA的应用 FPGA的应用可分为三个层面：电路设计，产品设计，系统设计1．电路设计中FPGA的应用 连接逻辑，控制逻辑是FPGA早期发挥作用比较大的领域也是FPGA应用的基石．事实上在电路设计中应用FPGA的难度还是比较大的这要求开发者要具备相应的硬件知识（电路知识）和软件应用能力（开发工具）这方面的人才总是紧缺的，往往都从事新技术，新产品的开发成功的产品将变成市场主流基础产品供产品设计者应用在不远的将来，通用和专用IP的设计将成为一个热门行业！搞电路设计的前提是必须要具备一定的硬件知识．在这个层面，干重于学，当然，快速入门是很重要的，越好的位子越不等人电路开发是黄金饭碗． 2．产品设计 把相对成熟的技术应用到某些特定领域如通讯，视频，信息处理等等开发出满足行业需要并能被行业客户接受的产品这方面主要是FPGA技术和专业技术的结合问题，另外还有就是与专业客户的界面问题产品设计还包括专业工具类产品及民用产品，前者重点在性能，后者对价格敏感产品设计以实现产品功能为主要目的，FPGA技术是一个实现手段在这个领域，FPGA因为具备接口，控制，功能IP，内嵌CPU等特点有条件实现一个构造简单，固化程度高，功能全面的系统产品设计将是FPGA技术应用最广大的市场，具有极大的爆发性的需求空间产品设计对技术人员的要求比较高，路途也比较漫长不过现在整个行业正处在组建”首发团队”的状态，只要加入，前途光明产品设计是一种职业发展方向定位，不是简单的爱好就能做到的！产品设计领域会造就大量的企业和企业家，是一个近期的发展热点和机遇 3．系统级应用 系统级的应用是FPGA与传统的计算机技术结合，实现一种FPGA版的计算机系统如用Xilinx V-4, V-5系列的FPGA，实现内嵌POWER PC CPU, 然后再配合各种外围功能，实现一个基本环境，在这个平台上跑LINIX等系统这个系统也就支持各种标准外设和功能接口（如图象接口）了这对于快速构成FPGA大型系统来讲是很有帮助的。这种”山寨”味很浓的系统早期优势不一定很明显，类似ARM系统的境况但若能慢慢发挥出FPGA的优势，逐渐实现一些特色系统也是一种发展方向。若在系统级应用中，开发人员不具备系统的扩充开发能力，只是搞搞编程是没什么意义的，当然设备驱动程序的开发是另一种情况，搞系统级应用看似起点高，但不具备深层开发能力，很可能会变成爱好者，就如很多人会做网页但不能称做会编程类似以上是几点个人开发，希望能帮助想学FPGA但很茫然无措的人理一理思路。这是一个不错的行业，有很好的个人成功机会。但也肯定是一个竞争很激烈的行业，关键看的就是速度和深度当然还有市场适应能力。
学习protel软件的体会 摘 要：介绍了Protel 99 SE的系统结构、主要特色以及在电路设计中的应用，指出了设计中出现的问题，并给出了具体的解决方法。 关键词：Protel 99 SE；电路原理图；印刷电路板；电路设计 2007年8月，在江苏省教育厅统一组织的“四新培训”活动中，我参加了由东南大学举办的“电子线路CAD——protel软件应用”培训。 作为初学者，我通过为期8天的学习，比较全面地了解和掌握了绘制、编辑电路原理图和印制电路图的方法和技巧，并能处理一些常见问题。在对protel软件的学习中，我有不少心得体会，下面我就谈一下我的学习体会。 一、简要介绍Protel软件。Protel是protel公司在80年代末推出的一款功能强大的电路CAD软件，其所设计的电子电路产品范围，涵盖了从小型的电子产品，一直到复杂的电子计算机，是目前国内电子行业使用最广泛的电子电路设计软件。我所学习的Protel 99 SE 是Protel公司推出的最新版本，应用于电路原理图设计、电路板设计等，他基于Windows环境，功能强大，人机界面友好，能让人们在具有最完整的功能环境下，提升设计上的品质和效率。 二、Protel99SE软件的组成。Protel99SE由五大系统构成。 1．原理图设计系统---原理图设计系统是用于原理图设计的Advanced Schematic 系统。这部分包括用于设计原理图的原理图编辑器Sch以及用于修改、生成零件的零件库编辑器SCHLib。 2．印刷电路板设计系统---印刷电路板设计系统是用于电路板设计的 Advanced PCB。这部分包括用于设计电路板的电路板编辑器PCB以及用于修改、生成零件封装的零件封装编辑器PCBLib。 3．信号模拟仿真系统---信号模拟仿真系统是用于原理图上进行信号模拟仿真的SPICE 3f5系统。 4． 可编程逻辑设计系统---可编程逻辑设计系统是基于CUPL的集成于原理图设计系统的PLD设计系统。 5．Protel99SE内置编辑器---这部分包括用于显示、编辑文本的文本编辑器Text和用于显示、编辑电子表格的电子表格编辑器Spread。 三、Protel99SE的主要特色。 1．Protel99SE系统针对Windows NT4/9X作了纯32位代码优化，使得Protel99SE设计系统运行稳定而且高效。 SmartTool（智能工具）技术将所有的设计工具集成在单一的设计环境中；SmartDoc（智能文档）技术将所有的设计数据文件储存在单一的设计数据库中，用设计管理器来统一管理；SmartTeam（智能工作组）技术能让多个设计者通过网络安全地对同一设计进行单独设计，再通过工作组管理功能将各个部分集成到设计管理器中。 3． 对印刷电路板设计时的自动布局采用两种不同的布局方式，即组群式和基于统计方式；新增加了自动布局规则设计功能；增强的交互式布局和布线模式。 4．电路板信号完整性规则设计和检查功能可以检测出潜在的阻抗匹配、信号传播延时和信号过载等问题； 广泛的集成向导功能引导设计人员完成复杂的工作。 5．原理图到印刷电路板的更新功能加强了Sch和PCB之间的联系； 可以用标准或者用户自定义模板来生成新的原理图文件；集成的原理图设计系统收集了超过60000个元器件。 6．通过完整的SPICE 3f5仿真系统可以在原理图中直接进行信号仿真；可以选择超过60种工业标准计算机电路板布线模板或者用户可以自己生成一个电路板模板。 四、用Protel99SE进行电路设计的基本步骤。 1．设计电路原理图 电路原理图的设计是整个电路设计的基础，因此电路原理图要设计好，以免影响后面 的设计工作。电路原理图的设计一般有如下步骤： (1)设置原理图设计环境；(2)放置元件；(3)原理图布线；(4)编辑和调整；(5)检查原理图；(6)生成网络表。 2．设计印刷电路板 印刷电路板设计是从电路原理图变成一个具体产品的必经之路,因此,印刷电路板设计是电路设计中最重要、最关键的一步。通常，印刷电路板设计的具体步骤如下： (1)规划电路板；(2)设置参数；(3)装入网络表；(4)元器件布局；(5)自动布线；(6)手工调整。 五、实例 下面以两级放大电路的设计来说明Protel 99 SE在电路设计中的应用。 设计要求：(1)使用单层电路板；(2)电源、地线铜膜线的宽度为27 mm；(3)一般布线的宽度为635 mm 。 1． 设计电路原理图 原理图设计最基本的要求是正确性，其次是布局合理，最后是在正确性和布局合理的前 提下力求美观。根据以上所述的电路原理图设计步骤，两级放大器电路原理图设计过程如下： (1) 启动原理图设计服务器 进入Protel 99 SE，创建一个数据库，执行菜单File/New命令，从框中选择原理图服务器（Schematic Document）图标，双击该图标，建立原理图设计文档。双击文档图标，进入原理图设计服务器界面。 (2) 设置原理图设计环境 执行菜单Design/Options和Tool/Preferences，设置图纸大小、捕捉栅格、电气栅格等。 (3) 装入所需的元件库 在设计管理器中选择Browse SCH页面，在Browse区域中的下拉框中选择Library，然后单击ADD/Remove按钮，在弹出的窗口中寻找Protel 99 SE子目录，在该目录中选择Library＼SCH路径，在元件库列表中选择所需的元件库，比如Miscellaneous devices�ddb，TI Databook库等，单击ADD按钮，即可把元件库增加到元件库管理器中。 (4)放置元件 根据实际电路的需要，到元件库中找出所需的元件，然后用元件管理器的Place按钮将元件放置在工作平面上，再根据元件之间的走线把元件调整好。 (5)原理图布线 利用Protel 99 SE提供的各种工具、指令进行布线，将工作平面上的器件用具有电气意义的导线、符号连接起来，构成一个完整的电路原理图。 (6)编辑和调整 利用Protel 99 SE 所提供的各种强大的功能对原理图进一步调整和修改，以保证原理图的美观和正确。同时对元件的编号、封装进行定义和设定等。 (7)检查原理图 使用Protel 99 SE 的电气规则，即执行菜单命令Tool/REC对画好的电路原理图进行电气规则检查。若有错误，根据错误情况进行改正。 (8) 生成网络表 网络表是电路原理图设计和印刷电路板设计之间的桥梁，执行菜单命令Design/Create Netlist可以生成具有元件名、元件封装、参数及元件之间连接关系的网络表。 经过以上的步骤，完成了两级放大电路原理图的设计。 两级放大电路原理图如下所示： 2．印刷电路板的设计 电路设计的最终目的是为了设计出电子产品，而电子产品的物理结构是通过印刷电路板来实现的。Protel 99 SE为设计者提供了一个完整的电路板设计环境，使电路设计更加方便有效。应用Protel 99 SE设计印刷电路板过程如下： (1)启动印刷电路板设计服务器 执行菜单File/New命令，从框中选择PCB设计服务器（PCB Document）图标，双击该图标，建立PCB设计文档。双击文档图标，进入PCB设计服务器界面。 (2)规划电路板 根据要设计的电路确定电路板的尺寸。选取Keep Out Layer复选框，执行菜单命令Place/Keepout/Track，绘制电路板的边框。执行菜单Design/Options，在“Signal Lager”中选择Bottom Lager，把电路板定义为单面板。 (3)设置参数 参数设置是电路板设计的非常重要的步骤，执行菜单命令Design/Rules，左键单击Routing按钮，根据设计要求，在规则类（Rules Classes）中设置参数。 选择Routing Layer，对布线工作层进行设置：左键单击Properties，在“布线工作层面设置”对话框的“Pule Attributes”选项中设置Tod Layer为“Not Used”、设置 Bottom Layer为“Any”。 选择Width Constraint，对地线线宽进行设置：左键单击Add按钮，进入线宽规则设置界面，首先在Rule Scope区域的Filter Kind选择框中选择Net，然后在Net下拉框中选择GND，再在Rule Attributes区域将Minimum width、Maximum width和Preferred三个输入框的线宽设置为27 mm； 电源线宽的设置：在Net下拉框中选择VCC，其他与地线线宽设置相同； 整板线宽设置：在Filter Kind选择框中选择Whole Board，然后将Minimum width，Maximum width和Preferred三个输入框的线宽设置为635 mm。 (4)装入元件封装库 执行菜单命令Design/Add/Remove Library，在“添加/删除元件库” 对话框中选取所有元件所对应的元件封装库，例如：PCB Footprint，Transistor，General IC，International Rectifiers等。 (5)装入网络表 执行菜单Design/Load Nets命令，然后在弹出的窗口中单击Browse按钮，再在弹出的窗口中选择电路原理图设计生成的网络表文件（扩展名为Net），如果没有错误，单击Execute。若出现错误提示，必须更改错误。 (6)元器件布局 Protel 99 SE既可以进行自动布局也可以进行手工布局，执行菜单命令Tools/Auto Placement/Auto Placer可以自动布局。布局是布线关键性的一步，为了使布局更加合理，最好采用手工布局方式。 (7)自动布线 Protel 99 SE采用世界最先进的无网格、基于形状的对角线自动布线技术。执行菜单命令Auto Routing/All，并在弹出的窗口中单击Route all按钮，程序即对印刷电路板进行自动布线。只要设置有关参数，元件布局合理，自动布线的成功率几乎是100%。 (8)手工调整自动布线结束后，可能存在一些令人不满意的地方，可以手工调整，把电路板设计得尽善尽美。 (9) 打印输出印刷电路板图执行菜单命令File/Print/Preview，形成扩展名为PPC的文件，再执行菜单命令File/print Job，就可以打印输出印刷电路板图。 六、设计中的问题及解决方法 虽然Protel 99 SE功能强大，人机界面友好，但在设计过程中往往遇到一些问题。 1．生成的印刷电路板图与电路原理图不相符，有一些元件没有连上。这种情况时有发生，问题出在原理图上，原理图看上去是连上了，但画图不符合规范，导致未连接上。不规范的连线有： ①连线超过元器件的断点； ②连线的两部分有重复。 解决方法是在画原理图连线时，应尽量做到： ①在元件端点处连线； ②元器件连线尽量一线连通。 2．在印刷电路板设计中装入网络表时元器件不能完全调入。原因有： ①原理图中未定义元件的封装形式； ②印刷电路板封装的名称不存在，致使在封装库中找不到； ③封装可以找到，但元件的管脚名称与印刷电路板库中封装的管脚名称不一致。 解决方法： ①到网络表文档中查找未定义封装的元件，补上元件封装； ②确认印刷电路板元件封装库是否已调入，同时检查原理图中元件封装名称是否与印刷电路板元件封装库中的名称是否一致； ③将印刷电路板元件封装库中的元件修改成与原理图中定义的一致。如三极管的管脚名称在原理图中定义为1，2，3，而在印刷电路板封装库中焊盘序号定义为E，B，C，必须修改印刷电路板封装库中的三极管管脚名称，使他与原理图中定义的三极管管脚名称一致。 七、结语 随着电子工业的飞速发展，电路设计越来越复杂，手工设计越来越难以适应形势发展的需要，Protel 99 SE以其强大的功能、快捷实用的操作界面及良好的开放性，为设计者提供了现代电子设计手段，使设计者能快捷、准确地设计出满意的电路原理图和印刷电路板，不愧是从事电路设计的一个良好的工具。
我有俄罗斯方块的课程设计代码和文档，不知道怎么发给你啊。
我有现成的，你要不要，给你看一下截图：
UE\Gview
为什么要设计文本编辑器，是练习吗？如果是初学练习的话，还是先熟悉语法和常用方法类吧。
500