集成电路封装与测试毕业论文

先进的芯片尺寸封装(CSP)技术及其发展前景2007/4/20/19:53 来源：微电子封装技术汽车电子装置和其他消费类电子产品的飞速发展，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。QFP（四边引脚扁平封装）、TQFP（塑料四边引脚扁平封装）作为表面安装技术（SMT）的主流封装形式一直受到业界的青睐，但当它们在引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。因此以面阵列、球形凸点为I/O的BGA（球栅阵列）应运而生，以它为基础继而又发展为芯片尺寸封装（ChipScalePackage，简称CSP）技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装（接近裸芯片的尺寸），而相对成本却更低，因此符合电子产品小型化的发展潮流，是极具市场竞争力的高密度封装形式。CSP技术的出现为以裸芯片安装为基础的先进封装技术的发展，如多芯片组件(MCM)、芯片直接安装(DCA),注入了新的活力，拓宽了高性能、高密度封装的研发思路。在MCM技术面临裸芯片难以储运、测试、老化筛选等问题时，CSP技术使这种高密度封装设计柳暗花明。2CSP技术的特点及分类之特点根据J-STD-012标准的定义，CSP是指封装尺寸不超过裸芯片倍的一种先进的封装形式[1]。CSP实际上是在原有芯片封装技术尤其是BGA小型化过程中形成的，有人称之为μBGA（微型球栅阵列，现在仅将它划为CSP的一种形式），因此它自然地具有BGA封装技术的许多优点。(1)封装尺寸小，可满足高密封装CSP是目前体积最小的VLSI封装之一，引脚数（I/O数）相同的CSP封装与QFP、BGA尺寸比较情况见表1[2]。由表1可见，封装引脚数越多的CSP尺寸远比传统封装形式小，易于实现高密度封装，在IC规模不断扩大的情况下，竞争优势十分明显，因而已经引起了IC制造业界的关注。一般地，CSP封装面积不到节距QFP的1/10，只有BGA的1/3~1/10[3]。在各种相同尺寸的芯片封装中，CSP可容纳的引脚数最多，适宜进行多引脚数封装，甚至可以应用在I/O数超过2000的高性能芯片上。例如，引脚节距为，封装尺寸为40×40的QFP，引脚数最多为304根，若要增加引脚数，只能减小引脚节距，但在传统工艺条件下，QFP难以突破的技术极限；与CSP相提并论的是BGA封装，它的引脚数可达600~1000根，但值得重视的是，在引脚数相同的情况下，CSP的组装远比BGA容易。（2）电学性能优良CSP的内部布线长度（仅为）比QFP或BGA的布线长度短得多[4]，寄生引线电容(<Ω)、引线电阻（<）及引线电感（<）均很小，从而使信号传输延迟大为缩短。CSP的存取时间比QFP或BGA短1/5~1/6左右，同时CSP的抗噪能力强，开关噪声只有DIP（双列直插式封装）的1/2。这些主要电学性能指标已经接近裸芯片的水平，在时钟频率已超过双G的高速通信领域，LSI芯片的CSP将是十分理想的选择。(3)测试、筛选、老化容易MCM技术是当今最高效、最先进的高密度封装之一，其技术核心是采用裸芯片安装，优点是无内部芯片封装延迟及大幅度提高了组件封装密度，因此未来市场令人乐观。但它的裸芯片测试、筛选、老化问题至今尚未解决，合格裸芯片的获得比较困难，导致成品率相当低，制造成本很高[4]；而CSP则可进行全面老化、筛选、测试，并且操作、修整方便，能获得真正的KGD芯片，在目前情况下用CSP替代裸芯片安装势在必行。（4）散热性能优良CSP封装通过焊球与PCB连接，由于接触面积大，所以芯片在运行时所产生的热量可以很容易地传导到PCB上并散发出去；而传统的TSOP（薄型小外形封装）方式中，芯片是通过引脚焊在PCB上的，焊点和pcb板的接触面积小，使芯片向PCB板散热就相对困难。测试结果表明，通过传导方式的散热量可占到80%以上。同时，CSP芯片正面向下安装，可以从背面散热，且散热效果良好，10mm×10mmCSP的热阻为35℃/W，而TSOP、QFP的热阻则可达40℃/W。若通过散热片强制冷却，CSP的热阻可降低到，而QFP的则为[3]。（5）封装内无需填料大多数CSP封装中凸点和热塑性粘合剂的弹性很好，不会因晶片与基底热膨胀系数不同而造成应力，因此也就不必在底部填料(underfill)，省去了填料时间和填料费用[5]，这在传统的SMT封装中是不可能的。（6）制造工艺、设备的兼容性好CSP与现有的SMT工艺和基础设备的兼容性好，而且它的引脚间距完全符合当前使用的SMT标准（），无需对PCB进行专门设计，而且组装容易，因此完全可以利用现有的半导体工艺设备、组装技术组织生产。的基本结构及分类CSP的结构主要有4部分：IC芯片，互连层，焊球（或凸点、焊柱），保护层。互连层是通过载带自动焊接（TAB）、引线键合（WB）、倒装芯片（FC）等方法来实现芯片与焊球（或凸点、焊柱）之间内部连接的，是CSP封装的关键组成部分。CSP的典型结构如图1所示[6]。目前全球有50多家IC厂商生产各种结构的CSP产品。根据目前各厂商的开发情况，可将CSP封装分为下列5种主要类别[7、3]：（1）柔性基板封装（FlexCircuitInterposer）由美国Tessera公司开发的这类CSP封装的基本结构如图2所示。主要由IC芯片、载带（柔性体）、粘接层、凸点（铜/镍）等构成。载带是用聚酰亚胺和铜箔组成。它的主要特点是结构简单，可靠性高，安装方便，可利用原有的TAB（TapeAutomatedBonding）设备焊接。（2）刚性基板封装（RigidSubstrateInterposer）由日本Toshiba公司开发的这类CSP封装,实际上就是一种陶瓷基板薄型封装，其基本结构见图3。它主要由芯片、氧化铝（Al2O3）基板、铜（Au）凸点和树脂构成。通过倒装焊、树脂填充和打印3个步骤完成。它的封装效率（芯片与基板面积之比）可达到75％，是相同尺寸的TQFP的倍。（3）引线框架式CSP封装（CustomLeadFrame）由日本Fujitsu公司开发的此类CSP封装基本结构如图4所示。它分为Tape-LOC和MF-LOC两种形式，将芯片安装在引线框架上，引线框架作为外引脚，因此不需要制作焊料凸点，可实现芯片与外部的互连。它通常分为Tape-LOC和MF-LOC两种形式。（4）圆片级CSP封装（Wafer-LevelPackage）由ChipScale公司开发的此类封装见图5。它是在圆片前道工序完成后，直接对圆片利用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割分离成单个器件。WLP主要包括两项关键技术即再分布技术和凸焊点制作技术。它有以下特点：①相当于裸片大小的小型组件（在最后工序切割分片）；②以圆片为单位的加工成本（圆片成本率同步成本）；③加工精度高（由于圆片的平坦性、精度的稳定性）。(5)微小模塑型CSP(MinuteMold)由日本三菱电机公司开发的CSP结构如图6所示。它主要由IC芯片、模塑的树脂和凸点等构成。芯片上的焊区通过在芯片上的金属布线与凸点实现互连，整个芯片浇铸在树脂上，只留下外部触点。这种结构可实现很高的引脚数，有利于提高芯片的电学性能、减少封装尺寸、提高可靠性，完全可以满足储存器、高频器件和逻辑器件的高I/O数需求。同时由于它无引线框架和焊丝等，体积特别小，提高了封装效率。除以上列举的5类封装结构外，还有许多符合CSP定义的封装结构形式如μBGA、焊区阵列CSP、叠层型CSP（一种多芯片三维封装）等。3CSP封装技术展望有待进一步研究解决的问题尽管CSP具有众多的优点，但作为一种新型的封装技术，难免还存在着一些不完善之处。（1）标准化每个公司都有自己的发展战略，任何新技术都会存在标准化不够的问题。尤其当各种不同形式的CSP融入成熟产品中时，标准化是一个极大的障碍[8]。例如对于不同尺寸的芯片，目前有多种CSP形式在开发，因此组装厂商要有不同的管座和载体等各种基础材料来支撑，由于器件品种多，对材料的要求也多种多样，导致技术上的灵活性很差。另外没有统一的可靠性数据也是一个突出的问题。CSP要获得市场准入，生产厂商必须提供可靠性数据,以尽快制订相应的标准。CSP迫切需要标准化，设计人员都希望封装有统一的规格，而不必进行个体设计。为了实现这一目标，器件必须规范外型尺寸、电特性参数和引脚面积等，只有采用全球通行的封装标准，它的效果才最理想[9]。（2）可靠性可靠性测试已经成为微电子产品设计和制造一个重要环节。CSP常常应用在VLSI芯片的制备中，返修成本比低端的QFP要高，CSP的系统可靠性要比采用传统的SMT封装更敏感，因此可靠性问题至关重要。虽然汽车及工业电子产品对封装要求不高，但要能适应恶劣的环境，例如在高温、高湿下工作，可靠性就是一个主要问题。另外，随着新材料、新工艺的应用，传统的可靠性定义、标准及质量保证体系已不能完全适用于CSP开发与制造，需要有新的、系统的方法来确保CSP的质量和可靠性，例如采用可靠性设计、过程控制、专用环境加速试验、可信度分析预测等。可以说，可靠性问题的有效解决将是CSP成功的关键所在[10,11]。（3）成本价格始终是影响产品（尤其是低端产品）市场竞争力的最敏感因素之一。尽管从长远来看，更小更薄、高性价比的CSP封装成本比其他封装每年下降幅度要大，但在短期内攻克成本这个障碍仍是一个较大的挑战[10]。目前CSP是价格比较高，其高密度光板的可用性、测试隐藏的焊接点所存在的困难（必须借助于X射线机）、对返修技术的生疏、生产批量大小以及涉及局部修改的问题，都影响了产品系统级的价格比常规的BGA器件或TSOP／TSSOP／SSOP器件成本要高。但是随着技术的发展、设备的改进，价格将会不断下降。目前许多制造商正在积极采取措施降低CSP价格以满足日益增长的市场需求。随着便携产品小型化、OEM（初始设备制造）厂商组装能力的提高及硅片工艺成本的不断下降，圆片级CSP封装又是在晶圆片上进行的，因而在成本方面具有较强的竞争力，是最具价格优势的CSP封装形式，并将最终成为性能价格比最高的封装。此外，还存在着如何与CSP配套的一系列问题，如细节距、多引脚的PWB微孔板技术与设备开发、CSP在板上的通用安装技术[12]等，也是目前CSP厂商迫切需要解决的难题。的未来发展趋势（1）技术走向终端产品的尺寸会影响便携式产品的市场同时也驱动着CSP的市场。要为用户提供性能最高和尺寸最小的产品，CSP是最佳的封装形式。顺应电子产品小型化发展的的潮流，IC制造商正致力于开发甚至更小的、尤其是具有尽可能多I/O数的CSP产品。据美国半导体工业协会预测，目前CSP最小节距相当于2010年时的BGA水平（），而2010年的CSP最小节距相当于目前的倒装芯片（）水平。由于现有封装形式的优点各有千秋，实现各种封装的优势互补及资源有效整合是目前可以采用的快速、低成本的提高IC产品性能的一条途径。例如在同一块PWB上根据需要同时纳入SMT、DCA，BGA，CSP封装形式（如EPOC技术）。目前这种混合技术正在受到重视，国外一些结构正就此开展深入研究。对高性价比的追求是圆片级CSP被广泛运用的驱动力。近年来WLP封装因其寄生参数小、性能高且尺寸更小（己接近芯片本身尺寸）、成本不断下降的优势，越来越受到业界的重视。WLP从晶圆片开始到做出器件，整个工艺流程一起完成，并可利用现有的标准SMT设备，生产计划和生产的组织可以做到最优化；硅加工工艺和封装测试可以在硅片生产线上进行而不必把晶圆送到别的地方去进行封装测试；测试可以在切割CSP封装产品之前一次完成，因而节省了测试的开支。总之，WLP成为未来CSP的主流已是大势所驱[13~15]。（2）应用领域CSP封装拥有众多TSOP和BGA封装所无法比拟的优点，它代表了微小型封装技术发展的方向。一方面，CSP将继续巩固在存储器（如闪存、SRAM和高速DRAM）中应用并成为高性能内存封装的主流；另一方面会逐步开拓新的应用领域，尤其在网络、数字信号处理器（DSP）、混合信号和RF领域、专用集成电路（ASIC）、微控制器、电子显示屏等方面将会大有作为，例如受数字化技术驱动，便携产品厂商正在扩大CSP在DSP中的应用，美国TI公司生产的CSP封装DSP产品目前已达到90％以上。此外，CSP在无源器件的应用也正在受到重视，研究表明，CSP的电阻、电容网络由于减少了焊接连接数，封装尺寸大大减小，且可靠性明显得到改善。（3）市场预测CSP技术刚形成时产量很小，1998年才进入批量生产，但近两年的发展势头则今非昔比，2002年的销售收入已达亿美元，占到IC市场的5%左右。国外权威机构“ElectronicTrendPublications”预测，全球CSP的市场需求量年内将达到亿枚，2004年为亿枚，2005年将突破百亿枚大关，达亿枚，2006年更可望增加到亿枚。尤其在存储器方面应用更快，预计年增长幅度将高达。

概念全错：hspice才是用来做模拟电路的，混合信号也可以，我用之来处理后仿几十万器件的电路，无压力。cadence当然可以用来完成你的设计，千门级的数字电路用spectre直接仿无压力。modelsim处理更大的规模，无压力。ise是另一个概念，你混淆了。我的理解是，你想做一个不算复杂的定制数字电路，且是从门电路开始搭，如果你会用cadence，无压力，且直接用spectre把电路当模拟电路来处理即可，仿真时间略长罢了。这个流程并不是常用的数字电路设计方法。一个在处理较大规模定制数字集成电路的方法是，建立基本电路单元，并同时建立verilog单元，画模块电路图和总图，然后用verilog-xl来跑仿真。不过按照你描述的内容，我觉得你独自处理这些流程会有比较大的麻烦，在身边找一个有经验的人带你吧。

电子信息科学与技术专业本科毕业设计（论文）选题指南 一、电子信息科学与技术专业的学科领域 电子信息科学与技术专业属于电子信息科学类专业。电子信息科学类专业还包括：微电子学（071202）；光信息科学与技术（071203）。 二、电子信息科学与技术专业的主要研究方向和培养目标 1、电子信息科学与技术专业的主要研究方向 (1) 电路与系统 (2) 计算机应用 2、电子信息科学与技术专业的培养目标 本专业培养具备电子信息科学与技术、计算机科学与技术的基本理论和基本知识，受到严格的科学实验训练和科学研究初步训练，能在电子信息科学与技术、计算机科学与技术及相关领域和行政部门从事科学研究、教学、科技开发、产品设计、生产技术或管理工作的电子信息科学与技术高级专门人才。 本专业学生主要学习电子信息科学与技术的基本理论和技术，受到科学实验与科学思维的训练，具有本学科及跨学科的应用研究与技术开发的基本能力。 毕业生应具备以下几方面的知识、能力和素质: (1) 掌握数学,物理等方面的基本理论和基本知识，； (2) 掌握电子信息科学与技术,计算机科学与技术等方面的基本理论,基本 知识和基本技能与方法； (3) 了解相近专业的一般原理和知识； (4) 熟悉国家电子信息产业政策及国内外有关知识产权的法律法规； (5) 了解电子信息科学与技术的理论前沿,应用前景和最新发展动态，以及 电子信息产业发展状况； (6) 掌握现代电路设计自动化技术。 (7) 掌握资料查询,文献检索及运用现代信息技术获取相关信息的基本方法；具有一定的技术设计，归纳、整理、分析实验结果，撰写论文，参与学术交流的能力； (8) 具备善于运用已有知识来学习挖掘新知识，能够将所学知识运用到实践活动中去和运用科学知识分析解决实际问题的能力； (9) 具有独立观察，分析问题，敢于标新立异，勇于置疑，具备开展科学创新活动的基本能力； (10) 善于自我设计、自我推销，协调和处理人际关系，能够及时掌握人才市场需求的信息，具有自主择业的能力。 三、毕业设计（论文）选题原则 本专业毕业论文（设计）题目的选择要遵循以下原则： 1、要结合所学专业 毕业论文主要用来衡量学生对所学知识的掌握程度，所以论文题目不能脱离所学的专业知识。有些学生工作与所学专业没有关系，而本人对所从事的工作有一定的探索或研究，毕业论文就写了这方面的内容。这只能算是工作总结，但不能算是一篇毕业论文。 工科学生学习的专业往往和他们从事的工作有教紧密的关系，他们有教丰富的实验经验和感性认识，经过几年的系统学习，可以学到相应的理论知识，使他们对自己的工作有一种新的认识，他们可以利用所学知识对原来的工作方式、工作程序、工作工具进行改进，以提高工作效率。 2、内容要新 工科论文除了具有理论性之外，更重要的是它的实践性和实际操作性。工科各学科发展非常之快，往往教科书刚进入课堂，内容就已经落后了。待学生毕业时，所学知识可能几近淘汰，所以学生选题要注意所用知识不能陈旧，要能跟上学科的发展。 3、题目要大小适当，难易适度 论文题目不宜过大，否则必然涉及的范围大广。学生处涉科研，普遍存在着知识面窄、理论功底不足的问题，再加上学生主要以业余学习为主，题目太大，势必讲得不深不透，乃至丢三落四，难以驾驭。因此，选题必须具体适中。 题目选择要难易适度。过难，自己不能胜任，最后可能半途而废，无法完成论文；太容易，则论文层次太低，不能很好地反映几年来的学习成绩和科研水平，同时自己也得不到锻炼。 选题最好能合乎个性兴趣爱好，如果自己对论题兴趣很高，就会有自发的热情和积极性，文章就容易写出新意来。 四、毕业设计（论文）选题 选题是决定毕业设计（论文）训练成败与质量好坏的关健之一。 1、电子信息科学与技术专业本科从选题的内容上可以分为理论型毕业设计（论文）和应用型毕业设计（论文）两大类。 2、从本科毕业设计（论文）课题的来源，也可以分为科研开发型和自确定型毕业设计（论文）两大类。 3、从电子信息科学与技术专业本科毕业设计（论文）所涉及的研究领域来看，又可以将其划分为如下一些领域: (1) 集成电路的测试与故障诊断 (2) 集成电路的设计与分析 (3) ARM的设计与应用 (4) 信号与信息处理 (5) 单片机应用系统开发 (6) 仪器、仪表的设计开发与改进 (7) 视频、音频信号处理技术 (8) 可编程器件、EDA技术 (9) 新型电源的开发与应用 (10) 各种电子电路的设计 (11) 微机接口电路的设计 (12) 电子电路的软件仿真技术 (13) 太赫兹电子技术 (14) 测试控制系统的设计与仿真 (15) 数据采集系统设计 (16) 虚拟仪器