八位抢答器毕业论文

目录第一章概述…………………………………………………………………………的简介………………………………………………………………………的用途与特点………………………………………………………………的用途………………………………………………………………的特点……………………………………………………………的分类………………………………………………………………………按I/O点数容量分类……………………………………………………按结构形式分类…………………………………………………………4第二章整体方案的选择……………………………………………………………整体功能介绍…………………………………………………………………控制要求………………………………………………………………………用单片机和PLC分别做系统的比较…………………………………………7第三章硬件电路设计……………………………………………………………控制特点分析…………………………………………………………………机型的选择步骤与原则…………………………………………………抢答器流程图…………………………………………………………………程序中所使用的FX系列PLC的编程元件介绍………………………………三菱FX系列PLC取指令与输出指令（LD/LDI/LDP/LDF/OUT）……三菱FX系列PLC触点串联指令（AND/ANI/ANDP/ANDF）…………三菱FX系列PLC触点并联指令（OR/ORI/ORP/ORF）………………三菱FX系列PLC块操作指令（ORB/ANB）………………………三菱FX系列PLC置位与复位指令（SET/RST）……………………传送类指令MOVSMOVCMOVBMOVFMOV………………………………三菱FX系列PLC常数（K、H）………………………………………三菱FX系列PLC输入继电器（X）…………………………………三菱FX系列PLC输入继电器（Y）…………………………………辅助继电器…………………………………………………………三菱FX系列PLC定时器（T）………………………………………微分指令（PLS/PLF）………………………………………………位右移和位左移指令………………………………………………与七段LED显示器连接设计……………………………………………数码管的结构及主要特性………………………………………与七段数码管方案选择…………………………………………与七段数码管直接连接阻值计算………………………………外部硬件接线图……………………………………………………26第四章软件设计…………………………………………………………………分配………………………………………………………………………根据控制要求进行梯形图设计………………………………………………程序运行过程分析……………………………………………………………源程序…………………………………………………………………………程序的下载、安装和调试……………………………………………………41第五章总结与展望………………………………………………………………42致谢…………………………………………………………………………………43参考文献……………………………………………………………………………45

这是我邮箱hxp1989325@163。com

数字逻辑课程设计 ——多路抢答器 专业：学号：姓名： 多路智力竞赛抢答器设计 一、设计内容及要求： 设计内容：本课题要求设计一台可供4-8名选手参加比赛的智力竞赛抢答器。 设计要求： 基本功能 (1)抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 (2)设置一个系统清除和抢答控制开关S ，该开关由主持人控制。用来控制系统清零（编号显示数码管灭灯）和抢答的开始。 (3)抢答器具有锁存与显示功能。即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。同时封锁输入编码电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清除为止。 2．扩展功能 (1)抢答器具有定时抢答功能。要求定时器开始倒计时，并用定时显示器显示倒计时时间。 (2)参赛选手在设定时间（20秒）内抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。 (3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。 二、实验内容及方法 1．组装调试抢答器电路。 2．设计可预置时间的定时电路，并进行组装和调试。当输人1Hz 的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。 3．组装调试报警电路。 4．完成定时抢答器的联调，注意各部分电路之间的时序配合关系。然后检查电路各部分的功能，使其满足设计要求。 抢答器框架设计 定时抢答器的总体框图（如图 ）所示，它由主体电路和扩展电路两部 分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。 图1 如图所示为总体方框图。工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置; 开始" 状态，宣布“开始”抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。 电路设计 1. 抢答电路设计 设计电路如图2所示。电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。 图2 工作过程：开关S 置于" 清除" 端时，RS 触发器的 R、S 端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）＝0，使之处于工作状态。当开关S 置于" 开始" 时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS 锁存后，CTR=1,RBO(图中4端) =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR ＝1，使74LS148 优先编码工作标志端（图中5号端）＝1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR ＝1，使优先编码工作标志端（图中5号端）＝1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S 开关重新置“清除”然后再进行下一轮抢答。 2. 定时电路设计 节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。具体电路如图3。 原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号 由时钟产生电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得 ，即秒脉冲。 图3 仿真电路实验 一、 Multisim仿真电路图 实物制作 1. 原理图 1. 实物图 心得体会 通过这次设计，我的理论知识掌握得更扎实，动手能力明显提高。同时，通过网上搜索等多方面的查询资料，我学到许多在书本上没有的知识，也认识到理论联系实践的重要。在制作当中遇到了许多以前没遇到的困难。我们利用许多的方法去解决所遇到的问题。制作好以后，虽然基本符合设计要求，但我们总觉得欠缺点什么。这次设计，让我感受最深是。在仿真的阶段遇到很多的问题，计时电路不能随抢答而停止，以及在实物连接后，抢答电路不能锁存等问题。我们一定要具备一定的检查、排除电路故障的能力。我深刻认识到了“理论联系实际”的这句话的重要性与真实性。而且通过对此课程的设计，我不但知道了以前不知道的理论知识，而且也巩固了以前知道的知识。最重要的是在实践中理解了书本上的知识，明白了学以致用的真谛。

有一个绝对适合你论文的部分：2.实验原理 智力竞赛抢答器用单片机来设计制作完成,由于其功能的实现主要通过软件编程来完成, 采用单片机AT89C51,它是低功耗、高性能的CMOS型8位单片机。片内带有4KB的Flash存储器,且允许在系统内改写或用编程器编程。该智力竞赛抢答器的准确度很高，其误差主要由晶振自身的误差所造成。AT89C51单片机由微处理器，存储器，I/O口以及特殊功能寄存器SFR等部分构成。其存储器在物理上设计成程序存储器和数据存储器两个独立的空间，片内程序存储器的容量为4KB，片内数据存储器为128个字节。89C51单片机有4个8位的并行I/O口：P0口，P1口，P2口和P3口。各个接口均由接口锁存器，输出驱动器，和输入缓冲器组成。P1口是唯一的单功能口，仅能用作通用的数据输入/输出口。P3口是双功能口除了具有数据输入/输出功能外，每条接口还具有不同的第二功能，如是串行输入口线，口是串行输出口线。在需要外部程序存储器和数据存储器扩展时，P0可作为分时复用的低8位地址/数据总线，P2口可作为高8位的地址总线。P3口也可作为AT89C51的一些特殊功能口，同时为闪烁编程和编程校验接收一些控制信号。