EDA实验报告 ——多功能数字钟的设计 学 号: 姓 名: 院 系:自动化学院 指导教师: 时 间: 目录摘要……………………………………………………………3 二、关键字…………………………………………………………3 三、设计内容简介…………………………………………………3四、工作原理………………………………………………………3 1、计时器整体框图………………………………………………………3 2、设计的整体电路图……………………………………………………4 3、频率产生模块…………………………………………………………5 4、秒计数模块……………………………………………………………5 5、分计数模块……………………………………………………………6 6、时计数模块……………………………………………………………7 7、星期模块………………………………………………………………7 8、整点报时模块…………………………………………………………8 9、校分模块………………………………………………………………9 10、校时模块………………………………………………………………9 11、闹钟……………………………………………………………………9五、实验感想………………………………………………………11六、参考文献………………………………………………………11一、摘要 现在,电子产品在人们的生活中起的作用也越来越大,通过此次EDA实验设计使我们学到了设计和我们生活息息相关的东西——电子钟,使用数字电路实现星期时分秒的计数,显示。使我们学以致用,加深了我们对于所学内容的理解,增强了学习的信心与兴趣。二、关键字 计时 译码 计数器 数据选择器 报时 闹钟三、设计内容简介能进行正常的星期(0~6)、上下午(1为上午,0为下午)、时(12小时制)、分、秒计时功能;分别由八个数码管显示星期、上下午、时分秒的计时;系统的保持、清零、校时、校分功能;使具有整点报时功能(当时钟计到59’53”时开始报时,在59’53”, 59’55”,59’57” 时报时频率为1KHz,59’59”时报时频率为2KHz );5、实现单一频率闹钟功能。四、工作原理1、计时器整体框图2、设计的整体电路图调试界面各模块工作原理:频率产生模块m48M用VHDL语言编写为:LIBRARY IEEE;USE ;ENTITY m48M ISPORT(clk: IN std_logic; co: BUFFER std_logic);END m48M;ARCHITECTURE m48 OF m48M ISbeginPROCESS (clk)variable count: integer range 0 to 24000000;BEGINIF(clk='1')thencount:=count+1;if(count=24000000)thenco<= not co;count:=0;end if;end if;end process;end m48; 通过下载到硬件电路上来看它能否正常显示1HZ。秒计数模块利用74160做模60的计数器:相应的波形5、分计数模块利用74160做模60的计数器:相应的波形6、时计数模块(12时)利用74160做的模12的计数器:相应的波形7、星期利用74160做的模7的计数器8、整点报时模块 当时钟计到59’53”时开始报时,在59’53”, 59’55”,59’57” 时报时频率为1KHz,59’59”时报时频率为2KHz模块9、校分模块10、校时模块11、闹钟小时部分:分钟部分:实验感想 本次实验之前我再次看数电书,温习了以前所学,拾起了很多记忆。要不然随着时间的流逝,学过的东西都不那么熟悉了。 此次实验我基本了解了较复杂电路的设计方法,并且在实验过程中掌握了一定的查错、排错能力,这种能力以后还需要加强。 在实验过程中由于粗心出现过多加了INPUT,被正在用的INPUT盖住而没有看到。有时是芯片的管脚不小心连上了,有时更是忘接电源了和地。还有出现的是数码管少显示了一个,在老师的点拨下发现是74160的同异步问题。 最后,非常感谢实验中老师的耐心指导!参考文献 1、《数字逻辑电路与系统设计》 蒋立平主编 姜萍 谭雪琴 花汉兵编 电子工业出版社 2、EDA实验指导书 1回答者: 王红梅whm319