发表服务
基于CPS1848的SRIO总线交换模块设计.pdf,专题技术与工程应用doi：10．3969／j．issn．1003—3106．2014．10．19引用格式：马友科．基于CPS1848的SRIO总线交换模块设计[J]．无线电工程，2014，44(10)：73-76基于CPS1848的SRIO总线...
CPS1848外围电路设计I2C接口电路设计因为I2C接口中的SCL、SDA以必须各加10上拉电阻，否则I2C总线是不能正742014RadioEngineeringVo1.4410专题技术与工程应用交换模块的配置方法在上电复位时，通过配置引脚的上下拉电阻完成需要的配置
论文生活休闲外语心理学全部建筑频道建筑文本施组方案交底用户中心充值...CPS1848级联使用，需要进行配置时，可以采用单片机作为I2C总线的主设备，来同时完成几片作为从设备的CPS1848配置。在交换模块运行的过程中，如果需要...
为了满足对高速数据交换的需求,基于CPS1848芯片,采用高性能的电源模块和时钟模块,设计了一种SRIO总线交换模块。通过DSP与FPGA之间的数据传输实验,验证了SRIO交换模块进行数据传输的性能,并分析了实测值与理论值存在差异的原因,为高速信号处理平台的设计研制提供了技术支撑,也为信号处理方案设计...
73基于CPS1848的多模块SRIO总线互连设计裴静静1，刘国宝（1.中航工业西安航空计算技术研究所；.空军驻西北地区军事代表室，陕西西安710065）摘要：现代信号处理系统通常需要在不同处理器之间实现高速数据通信，SRIO协议由于传输速度高...
向CPS1848芯片写入一次有效数据的流程图【参考文献】：期刊论文[1]基于RapidIO的机载嵌入式系统通信设计与实现[J].戴小氐,王婷.电光与控制.2017(12)[2]基于可编程逻辑的I~2C总线控制器设计及应用[J].王炳文,段小虎,张婷婷.工业控制计算机.2017(05)
基于PowerPC的嵌入式无线通信控制单元设计[硕士学位论文].北京:北京邮电大学,2015.[2]MaYK.DesignonSRIObusswitchmodulebasedonCPS1848.RadioEngineering,2014,44(10):73-76.[3]李挥,陈曦.SystemC电子系统级设计.北京:科学出版社...
基于VPX架构的6U通用主控交换板设计与实现--中国期刊网.张亚森姚志强陈露.中国电科网络通信研究院第5401所，河北石家庄，050081.摘要：应国家“自主可控”的发展需求，同时考虑下一代通用业务处理平台的适应模块化、通用性、扩展性、可重构和平滑升级...
其次,论文通过比对几种通用的高速串口协议,阐述选型SRIO的原因。然后对SRIO本身协议物理层、传输层、逻辑层进行研究,了解各层协议的实现,同时对选型的Switch芯片CPS1616、CPS1848进行研究。
IDTCPS1848.CPS1848结构图，最大18个port，注意的是port从0到17，即0x00到0x11。.CPS1848路由方式，每个端口提供256个缓存来存储设备路由表，还有256个缓存来存储域路由表，这样设计的目的是，在大型的系统里会用到域路由表，大型系统有很多底板，每个底板上也会有...
基于CPS1848的SRIO总线交换模块设计.pdf,专题技术与工程应用doi：10．3969／j．issn．1003—3106．2014．10．19引用格式：马友科．基于CPS1848的SRIO总线交换模块设计[J]．无线电工程，2014，44(10)：73-76基于CPS1848的SRIO总线...
CPS1848外围电路设计I2C接口电路设计因为I2C接口中的SCL、SDA以必须各加10上拉电阻，否则I2C总线是不能正742014RadioEngineeringVo1.4410专题技术与工程应用交换模块的配置方法在上电复位时，通过配置引脚的上下拉电阻完成需要的配置
论文生活休闲外语心理学全部建筑频道建筑文本施组方案交底用户中心充值...CPS1848级联使用，需要进行配置时，可以采用单片机作为I2C总线的主设备，来同时完成几片作为从设备的CPS1848配置。在交换模块运行的过程中，如果需要...
为了满足对高速数据交换的需求,基于CPS1848芯片,采用高性能的电源模块和时钟模块,设计了一种SRIO总线交换模块。通过DSP与FPGA之间的数据传输实验,验证了SRIO交换模块进行数据传输的性能,并分析了实测值与理论值存在差异的原因,为高速信号处理平台的设计研制提供了技术支撑,也为信号处理方案设计...
73基于CPS1848的多模块SRIO总线互连设计裴静静1，刘国宝（1.中航工业西安航空计算技术研究所；.空军驻西北地区军事代表室，陕西西安710065）摘要：现代信号处理系统通常需要在不同处理器之间实现高速数据通信，SRIO协议由于传输速度高...
向CPS1848芯片写入一次有效数据的流程图【参考文献】：期刊论文[1]基于RapidIO的机载嵌入式系统通信设计与实现[J].戴小氐,王婷.电光与控制.2017(12)[2]基于可编程逻辑的I~2C总线控制器设计及应用[J].王炳文,段小虎,张婷婷.工业控制计算机.2017(05)
基于PowerPC的嵌入式无线通信控制单元设计[硕士学位论文].北京:北京邮电大学,2015.[2]MaYK.DesignonSRIObusswitchmodulebasedonCPS1848.RadioEngineering,2014,44(10):73-76.[3]李挥,陈曦.SystemC电子系统级设计.北京:科学出版社...
基于VPX架构的6U通用主控交换板设计与实现--中国期刊网.张亚森姚志强陈露.中国电科网络通信研究院第5401所，河北石家庄，050081.摘要：应国家“自主可控”的发展需求，同时考虑下一代通用业务处理平台的适应模块化、通用性、扩展性、可重构和平滑升级...
其次,论文通过比对几种通用的高速串口协议,阐述选型SRIO的原因。然后对SRIO本身协议物理层、传输层、逻辑层进行研究,了解各层协议的实现,同时对选型的Switch芯片CPS1616、CPS1848进行研究。
IDTCPS1848.CPS1848结构图，最大18个port，注意的是port从0到17，即0x00到0x11。.CPS1848路由方式，每个端口提供256个缓存来存储设备路由表，还有256个缓存来存储域路由表，这样设计的目的是，在大型的系统里会用到域路由表，大型系统有很多底板，每个底板上也会有...
发表服务