发表服务
4乘4位阵列乘法器课程设计报告.位阵列乘法器课程设计报告课程设计报告课程设计题目:4位阵列乘法器设计学生姓名1120701指导教师掌握乘法器的原理及其设计方法。.2.熟练应用CPLDEDA操作软件。.二、设计设备1.TDN-CM+或TDN-CM++教学实验系统一套。.
基于可编程逻辑器件的硬件乘法器论文定稿.doc,学号200701132022241毕业设计（论文）题目基于可编程逻辑器件的硬件乘法器学院工程技术学院专业应用电子技术年级三年级班级二班学生姓名指导教师职称助教时间2010-4-17中州大学...
基于CPLD的磁悬浮数字控制器设计（工程技术学院，机械电子工程系，自动化专业（学号：2000112025）内容提要：本文主要介绍了磁轴承数字控制器的实现方法，采用数字电路技术，对数字控制器的硬件电路组成与设计进行了讨论，基于CPLD器件...
优秀毕业设计（论文）：8位乘法器的设计.doc,本科生毕业论文（设计）8位乘法器的设计姓名：吴小东指导教师：华婷婷院系：信息工程学院专业：计算机科学与技术提交日期：2010/4/30目…
8位乘法器的设计毕业设计论文.doc,本科生毕业论文（设计）8位乘法器的设计姓名：指导教师：院系：信息工程学院专业：计算机科学与技术提交日期：2010/4/30目录中文摘要...
本文是设计的一个四位二进制加法器和四位二进制乘法器。四位二进制加法器使用门电路构成，用VHDL语言对其实现。乘法器使用VHDL语言里的乘法运算符实现，使用数码管动态显示一个三位数结果。然后用VHDL语言编写相应的程序，在计算机上实现，最后进行了加法器和乘法器的分析。
基于fpga的数字调制解调器设计_大学毕设论文.doc,基于FPGA的数字调制解调器设计摘要本设计使用FPGA在EDA技术开发QuartusⅡ上实现以正弦信号为载波的三种调制信号ASK、FSK、PSK的和解调。系统采用ALTERA公司生产的DE2开发板...
FPGACPLD设计Verilog例程乘法器实验工程文件源码+说明文档通过这个实验使大家能够掌握利用FPGA/CPLD设计乘法器的思想，并且能够将我们设计的乘法器应用到实际工程中。乘法器的设计方法有两种：组合逻辑设计方法和时序逻辑设计方法。
专题三：乘法器(一)乘法运算在数字信号处理中也是比较常用，如常系数FIR中需要输入数据与FIR系数进行乘法运算。在FPGA实现乘法时可选择采用逻辑实现，也可使用硬资源，如XilinxFPGA中的DSP48。相比于逻辑实现的乘法器，采用DSP48实现的...
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够...
4乘4位阵列乘法器课程设计报告.位阵列乘法器课程设计报告课程设计报告课程设计题目:4位阵列乘法器设计学生姓名1120701指导教师掌握乘法器的原理及其设计方法。.2.熟练应用CPLDEDA操作软件。.二、设计设备1.TDN-CM+或TDN-CM++教学实验系统一套。.
基于可编程逻辑器件的硬件乘法器论文定稿.doc,学号200701132022241毕业设计（论文）题目基于可编程逻辑器件的硬件乘法器学院工程技术学院专业应用电子技术年级三年级班级二班学生姓名指导教师职称助教时间2010-4-17中州大学...
基于CPLD的磁悬浮数字控制器设计（工程技术学院，机械电子工程系，自动化专业（学号：2000112025）内容提要：本文主要介绍了磁轴承数字控制器的实现方法，采用数字电路技术，对数字控制器的硬件电路组成与设计进行了讨论，基于CPLD器件...
优秀毕业设计（论文）：8位乘法器的设计.doc,本科生毕业论文（设计）8位乘法器的设计姓名：吴小东指导教师：华婷婷院系：信息工程学院专业：计算机科学与技术提交日期：2010/4/30目…
8位乘法器的设计毕业设计论文.doc,本科生毕业论文（设计）8位乘法器的设计姓名：指导教师：院系：信息工程学院专业：计算机科学与技术提交日期：2010/4/30目录中文摘要...
本文是设计的一个四位二进制加法器和四位二进制乘法器。四位二进制加法器使用门电路构成，用VHDL语言对其实现。乘法器使用VHDL语言里的乘法运算符实现，使用数码管动态显示一个三位数结果。然后用VHDL语言编写相应的程序，在计算机上实现，最后进行了加法器和乘法器的分析。
基于fpga的数字调制解调器设计_大学毕设论文.doc,基于FPGA的数字调制解调器设计摘要本设计使用FPGA在EDA技术开发QuartusⅡ上实现以正弦信号为载波的三种调制信号ASK、FSK、PSK的和解调。系统采用ALTERA公司生产的DE2开发板...
FPGACPLD设计Verilog例程乘法器实验工程文件源码+说明文档通过这个实验使大家能够掌握利用FPGA/CPLD设计乘法器的思想，并且能够将我们设计的乘法器应用到实际工程中。乘法器的设计方法有两种：组合逻辑设计方法和时序逻辑设计方法。
专题三：乘法器(一)乘法运算在数字信号处理中也是比较常用，如常系数FIR中需要输入数据与FIR系数进行乘法运算。在FPGA实现乘法时可选择采用逻辑实现，也可使用硬资源，如XilinxFPGA中的DSP48。相比于逻辑实现的乘法器，采用DSP48实现的...
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够...
发表服务