发表服务
【标题】基于VHDL的多功能数字钟设计【作者】李【关键词】VHDL硬件描述语言数字钟设计硬件测试【指导老师】李【专业】应用电子技术【正文】引言1.1数字钟的设计前景及设计意义数字钟是采用数字电路实现时、分、秒数字显示的计时装置,广泛用于个人家庭、车站、码头办公室等...
毕业设计(论文)－基于VHDL语言的多功能数字钟设计.doc,基于VHDL语言的多功能数字钟设计摘要VHDL作为一种硬件描述语言，可用于数字电路与系统的描述、模拟和自动设计与等，是当今电子设计自动化的核心技术。本文使用VHDL语言设计了...
大学毕业论文基于FPGA的数字钟设计(VHDL语言实现)FPGHDL本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。.本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计...
第19卷第13期电子设计工程2011年7月Vol19No13EllectronicDesignEngineering基于VHDL语言的赵字时钟設什李晓敏,熙燕河南科技学院机电学院,河南新乡453003摘要:介绍了VHDL语言的特点及
摘要本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。本设计采用EDA技术，以硬件描述语言VerilogHDL为系统逻辑描述语言设计文件，在QUARTUSII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。
基于VHDL的闹钟系统设计-陕西理工学院毕业论文（设计）基于VHDL的闹钟系1整体方案设计闹钟不仅具有数字钟的功能，还具有响铃的功能，是人们不可缺少的日程生活用品之一。闹...
基于VHDL语言的数字钟的层次化设计.verilogHDL语言和Modelsim设计工具；设计一个具有时、分、秒计时功能的电子钟电路。.按照层次化的设计方法将数字钟的功能划分为三个功能块：1.计时电路2.显示电路3.和扩展电路要求...设计一个具有时、分、秒计时功能的...
提供多功能数字钟的VHDL设计文档免费下载，摘要:摘要:应用VHDL语言编程，进行了多功能数字钟的设计，并在MAXPLUSⅡ环境下通过了编译、、调试。关键词：VHDL；EDA；数字钟；图1.EDA简介20世纪90年代，国际上电子和计算机技术较先进的国家...
基于VHDL语言的简易电子钟设计摘要VHDL是广泛应用的硬件描述语言，可以用在硬件设计流程的建模综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。
编号200903122009031236南京航空航天大学金城学院毕业设计题目基于FPGA的多功能数字时钟学生姓名学号系部自动化系专业电气工程与自动化班级指导教师二一三年六月南京航空航天大学金城学院本科毕业设计（论文）诚信承诺书本人...
【标题】基于VHDL的多功能数字钟设计【作者】李【关键词】VHDL硬件描述语言数字钟设计硬件测试【指导老师】李【专业】应用电子技术【正文】引言1.1数字钟的设计前景及设计意义数字钟是采用数字电路实现时、分、秒数字显示的计时装置,广泛用于个人家庭、车站、码头办公室等...
毕业设计(论文)－基于VHDL语言的多功能数字钟设计.doc,基于VHDL语言的多功能数字钟设计摘要VHDL作为一种硬件描述语言，可用于数字电路与系统的描述、模拟和自动设计与等，是当今电子设计自动化的核心技术。本文使用VHDL语言设计了...
大学毕业论文基于FPGA的数字钟设计(VHDL语言实现)FPGHDL本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。.本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计...
第19卷第13期电子设计工程2011年7月Vol19No13EllectronicDesignEngineering基于VHDL语言的赵字时钟設什李晓敏,熙燕河南科技学院机电学院,河南新乡453003摘要:介绍了VHDL语言的特点及
摘要本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。本设计采用EDA技术，以硬件描述语言VerilogHDL为系统逻辑描述语言设计文件，在QUARTUSII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。
基于VHDL的闹钟系统设计-陕西理工学院毕业论文（设计）基于VHDL的闹钟系1整体方案设计闹钟不仅具有数字钟的功能，还具有响铃的功能，是人们不可缺少的日程生活用品之一。闹...
基于VHDL语言的数字钟的层次化设计.verilogHDL语言和Modelsim设计工具；设计一个具有时、分、秒计时功能的电子钟电路。.按照层次化的设计方法将数字钟的功能划分为三个功能块：1.计时电路2.显示电路3.和扩展电路要求...设计一个具有时、分、秒计时功能的...
提供多功能数字钟的VHDL设计文档免费下载，摘要:摘要:应用VHDL语言编程，进行了多功能数字钟的设计，并在MAXPLUSⅡ环境下通过了编译、、调试。关键词：VHDL；EDA；数字钟；图1.EDA简介20世纪90年代，国际上电子和计算机技术较先进的国家...
基于VHDL语言的简易电子钟设计摘要VHDL是广泛应用的硬件描述语言，可以用在硬件设计流程的建模综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。
编号200903122009031236南京航空航天大学金城学院毕业设计题目基于FPGA的多功能数字时钟学生姓名学号系部自动化系专业电气工程与自动化班级指导教师二一三年六月南京航空航天大学金城学院本科毕业设计（论文）诚信承诺书本人...
发表服务