发表服务
基于VHDL语言的数字电子钟设计.在简要介绍了EDA技术特点的基础上，用EDA技术作为开发手段，运用VHDL语言，采用了自顶向下的设计方法，实现计时24小时的电子时钟的设计，并利用QuartusII软件集成开发环境进行编辑、综合、波形，并下载到CPLD器件中...
（毕业论文）基于VHDL语言实现数字时钟的设计.doc,基于VHDL语言实现数字时钟的设计[摘要]:随着人类的不断进步，现代电子设计技术已进入一个全新的阶段，传统的电子设计方法、工具和器件在更大的程度上被EDA所取代。数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。
【标题】基于VHDL的多功能数字钟设计【作者】李【关键词】VHDL硬件描述语言数字钟设计硬件测试【指导老师】李【专业】应用电子技术【正文】引言1.1数字钟的设计前景及设计意义数字钟是采用数字电路实现时、分、秒数字显示的计时装置,广泛用于个人家庭、车站、码头办公室等...
基于VHDL语言的数字钟设计-随着电子设计自动化(EDA)技术的进步,数字电路在实际生活当中已经占据了重要的位置。详细介绍了用VHDL语言开发数字钟的方法,并对整个系统的设计过程作了具体介绍...
大学论文基于FPGA的数字钟设计(VHDL语言实现).doc,大学毕业论文基于FPGA的数字钟设计（VHDL语言实现）摘要本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。本...
采用VHDL语言模块化设计方法，附gdf格式顶层图与COUNT时钟计数主模块接线图。(一)技术要求：1.十二进制数字钟，能显示时、分、秒，并可进行时和分的快速校正，秒的清零。2.有整点报时功能，从59分56秒开始，每秒报时一次，直到00分00秒为整点报时。
关键词：QuartusII；VHDL；EDA；数字钟沈阳理工大学课程设计论文SummaryQuartusIIAlteracompanycomprehensivePLD/FPGAdevelopmentsoftware,supportprinciplediagram,VHDL,VerilogHDLAHDLdesigninputembeddedowncomprehensivedevice
本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QUARTUSII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。
提供基于VHDL数字电子钟的设计与实现文档免费下载，摘要:基于VHDL数字电子钟的设计与实现学生：王涛指导老师：黄敏摘要：本设计以数字电子为主，实现对时、分、秒、星期数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。
基于VHDL语言的数字电子钟设计.在简要介绍了EDA技术特点的基础上，用EDA技术作为开发手段，运用VHDL语言，采用了自顶向下的设计方法，实现计时24小时的电子时钟的设计，并利用QuartusII软件集成开发环境进行编辑、综合、波形，并下载到CPLD器件中...
（毕业论文）基于VHDL语言实现数字时钟的设计.doc,基于VHDL语言实现数字时钟的设计[摘要]:随着人类的不断进步，现代电子设计技术已进入一个全新的阶段，传统的电子设计方法、工具和器件在更大的程度上被EDA所取代。数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。
【标题】基于VHDL的多功能数字钟设计【作者】李【关键词】VHDL硬件描述语言数字钟设计硬件测试【指导老师】李【专业】应用电子技术【正文】引言1.1数字钟的设计前景及设计意义数字钟是采用数字电路实现时、分、秒数字显示的计时装置,广泛用于个人家庭、车站、码头办公室等...
基于VHDL语言的数字钟设计-随着电子设计自动化(EDA)技术的进步,数字电路在实际生活当中已经占据了重要的位置。详细介绍了用VHDL语言开发数字钟的方法,并对整个系统的设计过程作了具体介绍...
大学论文基于FPGA的数字钟设计(VHDL语言实现).doc,大学毕业论文基于FPGA的数字钟设计（VHDL语言实现）摘要本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。本...
采用VHDL语言模块化设计方法，附gdf格式顶层图与COUNT时钟计数主模块接线图。(一)技术要求：1.十二进制数字钟，能显示时、分、秒，并可进行时和分的快速校正，秒的清零。2.有整点报时功能，从59分56秒开始，每秒报时一次，直到00分00秒为整点报时。
关键词：QuartusII；VHDL；EDA；数字钟沈阳理工大学课程设计论文SummaryQuartusIIAlteracompanycomprehensivePLD/FPGAdevelopmentsoftware,supportprinciplediagram,VHDL,VerilogHDLAHDLdesigninputembeddedowncomprehensivedevice
本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QUARTUSII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。
提供基于VHDL数字电子钟的设计与实现文档免费下载，摘要:基于VHDL数字电子钟的设计与实现学生：王涛指导老师：黄敏摘要：本设计以数字电子为主，实现对时、分、秒、星期数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。
发表服务