发表服务
基于VHDL的数字频率计设计要：数字频率计是一种基本的测量仪器。它被广泛应用于航天、电子、测控等领域。它的基本测量原理是让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数结果，用锁存器锁存起来，最后用显示译码器译码，结果用LED数码...
基于VHDL的数字频率计设计毕业论文.docx15页内容提供方：beoes大小：28.55KB字数：约1.32万字发布时间：2018-10-11浏览人气：3下载次数：仅上传者可见收藏次数：0需要金…
[精品论文]基于VHDL语言的数字频率计设计毕业设计论文毕业论文，论文参考，论文格式课件之家精心整理资料--欢迎你的欣赏课件之家精心整理资料--欢迎你的欣赏基于VHDL语言的数字频率计设计在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关…
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。本课题介绍一种运用MAX+PLUSⅡ软件基于VHDL的采用自顶而下(uptobottom)设计方法实现的数字频率计。根据频率计的基本原理,运用自顶向下…
与传统的数字频率计相比，采用VHDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPG上实现，因此会使整个设计过程变得十分透明、快捷和方便，特别是对各层电路系统的工作时序的了解和把握显得...
基于VHDL的数字频率计设计毕业论文.doc15页内容提供方：小教资源库大小：84KB字数：约1.81万字发布时间：2019-05-15浏览人气：3下载次数：仅上传者可见收藏次数：0需要金…
基于VHDL的简易数字频率计的设计与实现-针对复杂大规模可编程器件的特点,提出了一种新的数字频率计的实现方法。在MAXPLUSII开发软件环境下,采用硬件编程语言VHDL,实现了数字频率计的...
基于FPGA数字频率计的设计.pdf,本科生学年论文（课程设计）题目：基于FPGA数字频率计的设计装订学院学科门类线专业学号姓名指导教师2012年10月20日河北大学2013届本科生学年论文（课程设计）基于FPGA数字频率计的设计摘要...
回答1:展开全部1引言22八位数字频率计的总体设计43vhdl的简述53.1vhdl的发展53.2vhdl的特点53.3vhdl语言结构63.3.1实体（ENTITY）73.3.2结构体（ARCHITECTURE）83.4VHDL…
基于VHDL语言设计数字频率计_电子信息工程毕业论文,基于VHDL语言设计数字频率计_电子信息工程毕业论文摘要：文中运用VHDL语言，采用TopToDown的方法，实现8位数字频率计，并利用IspExpert集成开发环境进行编辑、综合、波形，并下载到...
基于VHDL的数字频率计设计要：数字频率计是一种基本的测量仪器。它被广泛应用于航天、电子、测控等领域。它的基本测量原理是让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数结果，用锁存器锁存起来，最后用显示译码器译码，结果用LED数码...
基于VHDL的数字频率计设计毕业论文.docx15页内容提供方：beoes大小：28.55KB字数：约1.32万字发布时间：2018-10-11浏览人气：3下载次数：仅上传者可见收藏次数：0需要金…
[精品论文]基于VHDL语言的数字频率计设计毕业设计论文毕业论文，论文参考，论文格式课件之家精心整理资料--欢迎你的欣赏课件之家精心整理资料--欢迎你的欣赏基于VHDL语言的数字频率计设计在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关…
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。本课题介绍一种运用MAX+PLUSⅡ软件基于VHDL的采用自顶而下(uptobottom)设计方法实现的数字频率计。根据频率计的基本原理,运用自顶向下…
与传统的数字频率计相比，采用VHDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPG上实现，因此会使整个设计过程变得十分透明、快捷和方便，特别是对各层电路系统的工作时序的了解和把握显得...
基于VHDL的数字频率计设计毕业论文.doc15页内容提供方：小教资源库大小：84KB字数：约1.81万字发布时间：2019-05-15浏览人气：3下载次数：仅上传者可见收藏次数：0需要金…
基于VHDL的简易数字频率计的设计与实现-针对复杂大规模可编程器件的特点,提出了一种新的数字频率计的实现方法。在MAXPLUSII开发软件环境下,采用硬件编程语言VHDL,实现了数字频率计的...
基于FPGA数字频率计的设计.pdf,本科生学年论文（课程设计）题目：基于FPGA数字频率计的设计装订学院学科门类线专业学号姓名指导教师2012年10月20日河北大学2013届本科生学年论文（课程设计）基于FPGA数字频率计的设计摘要...
回答1:展开全部1引言22八位数字频率计的总体设计43vhdl的简述53.1vhdl的发展53.2vhdl的特点53.3vhdl语言结构63.3.1实体（ENTITY）73.3.2结构体（ARCHITECTURE）83.4VHDL…
基于VHDL语言设计数字频率计_电子信息工程毕业论文,基于VHDL语言设计数字频率计_电子信息工程毕业论文摘要：文中运用VHDL语言，采用TopToDown的方法，实现8位数字频率计，并利用IspExpert集成开发环境进行编辑、综合、波形，并下载到...
发表服务