发表服务
基于verilog语言编程的数字秒表设计,verilog秒表,verilog秒表设计,verilog数字时钟设计,verilog数字时钟,verilog数字钟,verilog数字系统设计,verilog编程艺术pdf,verilog编程艺术,verilog编程艺术…
《Verilog秒表设计》.doc,深圳大学实验报告课程名称：数字系统设计实验项目名称：Verilog秒表设计学院：信息工程学院专业：电子信息工程指导教师：邓小莺报告人：陈耀省学号：2010130267班级：电子三班实验时间：2012年11月...
verilog电子秒表设计.doc,华中科技大学《电子线路设计、测试与实验》实验报告实验名称：电子秒表院（系）：光学与电子信息学院专业班级：光材1102姓名：苏铁城学号：U201115229时间：2013.12.5地点：南一楼实验成绩：指导教师：杨...
基于VerilogHDL的数字时钟设计一、实验内容：利用FPGA实现数字时钟设计,附带秒表功能及时间设置功能。时间设置由开关S1和S2控制，分别是增和减。开关S3是模式选择：0是正常时钟显示；1是进入调分模式；2是进入调时模式；3是进入秒表模式，当进入秒表模式时，S1具有启动和停止功能，S2具有复位...
基于VerilogHDL的数字秒表&波形发生器目录一、数字秒表设计1、创建新工程2、添加Verilog文件3、添加vwf文件4、二、DDS正弦波形发生器设计目录一、数字秒表设计工具：quartus实验目的复习EDA的设计方法及原理；学习VerilogHDL的...
本科生毕业论文(设计)开题报告书题目：基于FPGA的数字秒表设计学生姓名：*****学号：*****专业班级：自动化*****班指导老师：*****2010年3月20日论文（设计）题目ISP技术及其应用研究课题目的、意义及相关研究动态：课题设计的主要目的：运用所学的数字电子技术的基本知识和数字…
Verilog实现毫秒级计时器(秒表)功能描述使用Verilog语言在Nexys3开发板上实现一个毫秒精度的计时器。计时器从0.000s开始计时到9.999s，然后重头开始计时，如此往复。Nexys3开发板上7段译码管要实时显示当前计数时间值和小数点。另外...
基于verilog的数字秒表的设计实现.doc【摘要】基于FPGA数字秒表的设计实现一、测试要求1有源晶振频率：48MHZ2测试计时范围：00’00”00~59’59”99，显示的最长时间为59分59秒3数字秒表…
基于FPGA的智能数字秒表-电子信息.docx,毕业设计（论文）题目基于FPGA的智能数字秒表学生毕业设计（论文）原创性声明本人以信誉声明：所呈交的毕业设计（论文）是在导师的指导下进行的设计（研究）工作及取得的成果，设计（论文）中引用...
基于FPGA的数字秒表设计.采样了较为简单的计数方法，详细代码就不讲解了，分为三个模块，一个是计数模块count.v，一个是显示模块disp.v，还有一个是顶层模块miaobiao.v。.有清零按键和暂停拨码开关。.用的是ModelsimSE-6410.4，只对计数模块进行了，不...
基于verilog语言编程的数字秒表设计,verilog秒表,verilog秒表设计,verilog数字时钟设计,verilog数字时钟,verilog数字钟,verilog数字系统设计,verilog编程艺术pdf,verilog编程艺术,verilog编程艺术…
《Verilog秒表设计》.doc,深圳大学实验报告课程名称：数字系统设计实验项目名称：Verilog秒表设计学院：信息工程学院专业：电子信息工程指导教师：邓小莺报告人：陈耀省学号：2010130267班级：电子三班实验时间：2012年11月...
verilog电子秒表设计.doc,华中科技大学《电子线路设计、测试与实验》实验报告实验名称：电子秒表院（系）：光学与电子信息学院专业班级：光材1102姓名：苏铁城学号：U201115229时间：2013.12.5地点：南一楼实验成绩：指导教师：杨...
基于VerilogHDL的数字时钟设计一、实验内容：利用FPGA实现数字时钟设计,附带秒表功能及时间设置功能。时间设置由开关S1和S2控制，分别是增和减。开关S3是模式选择：0是正常时钟显示；1是进入调分模式；2是进入调时模式；3是进入秒表模式，当进入秒表模式时，S1具有启动和停止功能，S2具有复位...
基于VerilogHDL的数字秒表&波形发生器目录一、数字秒表设计1、创建新工程2、添加Verilog文件3、添加vwf文件4、二、DDS正弦波形发生器设计目录一、数字秒表设计工具：quartus实验目的复习EDA的设计方法及原理；学习VerilogHDL的...
本科生毕业论文(设计)开题报告书题目：基于FPGA的数字秒表设计学生姓名：*****学号：*****专业班级：自动化*****班指导老师：*****2010年3月20日论文（设计）题目ISP技术及其应用研究课题目的、意义及相关研究动态：课题设计的主要目的：运用所学的数字电子技术的基本知识和数字…
Verilog实现毫秒级计时器(秒表)功能描述使用Verilog语言在Nexys3开发板上实现一个毫秒精度的计时器。计时器从0.000s开始计时到9.999s，然后重头开始计时，如此往复。Nexys3开发板上7段译码管要实时显示当前计数时间值和小数点。另外...
基于verilog的数字秒表的设计实现.doc【摘要】基于FPGA数字秒表的设计实现一、测试要求1有源晶振频率：48MHZ2测试计时范围：00’00”00~59’59”99，显示的最长时间为59分59秒3数字秒表…
基于FPGA的智能数字秒表-电子信息.docx,毕业设计（论文）题目基于FPGA的智能数字秒表学生毕业设计（论文）原创性声明本人以信誉声明：所呈交的毕业设计（论文）是在导师的指导下进行的设计（研究）工作及取得的成果，设计（论文）中引用...
基于FPGA的数字秒表设计.采样了较为简单的计数方法，详细代码就不讲解了，分为三个模块，一个是计数模块count.v，一个是显示模块disp.v，还有一个是顶层模块miaobiao.v。.有清零按键和暂停拨码开关。.用的是ModelsimSE-6410.4，只对计数模块进行了，不...
发表服务