发表服务
第二十一届南京地区研究生通信年会论文集349SERDES接口的设计与实现张燕舞东南大学移动通信国家重点实验室；江苏南京；210096)东南大学移动通信国家重点实验室；江苏南京；210096)要：近年来通信技术的快速发展对带宽提出了更高的
ELECTRONICSCIENCECHINA硕士学位论文MASTERDISSERTATION（电子科技大学图标）基于8b/10b编码技术的SerDes接口电路设计200720303011分类号密级UDC基于8b/10b编码技术的SerDes接口电路设计（题名和副题名）（作者姓名...
随着通信技术的飞速发展，高速数据传输系统成为了当前研究的热点，而高速SERDES接口芯片的研究则是其中一个重要的组成部分。SERDES接口芯片的主要功能是将低速的并行信号转换成为高速低压差分信号（LVDS）并通过串行链路发送，同时...
因此，在相应的高速接口电路设计中，应考虑对信道进行补偿。.针对背板通信的10G-SerDes芯片，基于SMIC标准的0.13μmCMOS工艺，设计一款在5GHz（数据率为10Gb/s的随进二进制数据的奈奎斯特频率）处增益提升因子最大为22dB，总体带宽达到5.5GHz以上，并且信道...
高速SERDES接口芯片设计关键技术研究.韦雪明.【摘要】：随着通信技术的飞速发展，高速数据传输系统成为了当前研究的热点，而高速SERDES接口芯片的研究则是其中一个重要的组成部分。.SERDES接口芯片的主要功能是将低速的并行信号转换成为高速低压差分信号...
基于JESD204B协议的高速SerDes发送端接口设计.重庆邮电大学硕士学位论文摘要摘要现如今，新型数据转换器(ADC/DAC)的分辨率、采样率、可支持的通道数在不断增大，设计的功耗也越来越低，芯片内部数据传输速率已达到了数吉比特每秒(Gbps)，传统的CMOS和LVDS...
8b/10bSERDES的接口设计摘要串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围，并行接口已经被高速串行链接，或SERDES（串化器/解串器）所取代。起初，SERDES是的ASSP或ASIC...
Serdes简介为了提高接口传输带宽，设计中经常采用并行总线设计。并行总线通过提高时钟速率和数据位宽来提高传输带宽。限制接口传输带宽主要有2个方面：a.时钟速率。它决定了发送和接收端的采样速率。随着时钟速率的提高，由于传输通路的非理想性，会带来严重的信号完整性问题，导致接收...
ISSCC2019论文解析目录：1、Session6Ultra-High-SpeedWirelineISSCC会议在集成电路设计的地位无容置疑。ISSCC2019刚刚结束，接下来我将在公众号开启一个新的系列，跟大家一起来读今年的ISSCC论文。今天先来看…
高速SERDES接口芯片设计关键技术研究.韦雪明.【摘要】：随着通信技术的飞速发展，高速数据传输系统成为了当前研究的热点，而高速SERDES接口芯片的研究则是其中一个重要的组成部分。.SERDES接口芯片的主要功能是将低速的并行信号转换成为高速低压差分信号...
第二十一届南京地区研究生通信年会论文集349SERDES接口的设计与实现张燕舞东南大学移动通信国家重点实验室；江苏南京；210096)东南大学移动通信国家重点实验室；江苏南京；210096)要：近年来通信技术的快速发展对带宽提出了更高的
ELECTRONICSCIENCECHINA硕士学位论文MASTERDISSERTATION（电子科技大学图标）基于8b/10b编码技术的SerDes接口电路设计200720303011分类号密级UDC基于8b/10b编码技术的SerDes接口电路设计（题名和副题名）（作者姓名...
随着通信技术的飞速发展，高速数据传输系统成为了当前研究的热点，而高速SERDES接口芯片的研究则是其中一个重要的组成部分。SERDES接口芯片的主要功能是将低速的并行信号转换成为高速低压差分信号（LVDS）并通过串行链路发送，同时...
因此，在相应的高速接口电路设计中，应考虑对信道进行补偿。.针对背板通信的10G-SerDes芯片，基于SMIC标准的0.13μmCMOS工艺，设计一款在5GHz（数据率为10Gb/s的随进二进制数据的奈奎斯特频率）处增益提升因子最大为22dB，总体带宽达到5.5GHz以上，并且信道...
高速SERDES接口芯片设计关键技术研究.韦雪明.【摘要】：随着通信技术的飞速发展，高速数据传输系统成为了当前研究的热点，而高速SERDES接口芯片的研究则是其中一个重要的组成部分。.SERDES接口芯片的主要功能是将低速的并行信号转换成为高速低压差分信号...
基于JESD204B协议的高速SerDes发送端接口设计.重庆邮电大学硕士学位论文摘要摘要现如今，新型数据转换器(ADC/DAC)的分辨率、采样率、可支持的通道数在不断增大，设计的功耗也越来越低，芯片内部数据传输速率已达到了数吉比特每秒(Gbps)，传统的CMOS和LVDS...
8b/10bSERDES的接口设计摘要串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围，并行接口已经被高速串行链接，或SERDES（串化器/解串器）所取代。起初，SERDES是的ASSP或ASIC...
Serdes简介为了提高接口传输带宽，设计中经常采用并行总线设计。并行总线通过提高时钟速率和数据位宽来提高传输带宽。限制接口传输带宽主要有2个方面：a.时钟速率。它决定了发送和接收端的采样速率。随着时钟速率的提高，由于传输通路的非理想性，会带来严重的信号完整性问题，导致接收...
ISSCC2019论文解析目录：1、Session6Ultra-High-SpeedWirelineISSCC会议在集成电路设计的地位无容置疑。ISSCC2019刚刚结束，接下来我将在公众号开启一个新的系列，跟大家一起来读今年的ISSCC论文。今天先来看…
高速SERDES接口芯片设计关键技术研究.韦雪明.【摘要】：随着通信技术的飞速发展，高速数据传输系统成为了当前研究的热点，而高速SERDES接口芯片的研究则是其中一个重要的组成部分。.SERDES接口芯片的主要功能是将低速的并行信号转换成为高速低压差分信号...
发表服务