发表服务
论文导读:：介绍了一种频率技术的设计与实现，基于DDS与PLL的技术产生高频信号频率。该频率器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高，且产生的信号具有输出频率高、分辨率高、频谱纯等
基于PLL技术的频率器设计与研究.杨新宇.【摘要】：频率器的问世激发了科研工作者巨大的热情,以锁相理论为基础的新型频率器得到了迅猛的发展,特别在雷达、通信设备、电子对抗等领域应用非常广泛。.本文详细介绍了锁相环频率器的工作...
所以PLL频率器会对通信系统产生很大的影响。频率器的主要技术指标频率器主要的技术指标有六个它们分别是频率范围、频率步进、频率准确度和频率稳定度、杂散抑制、相位噪声、跳频时间。频率范围是指频率器输出频率可以变化的范围。
基于DDS+PLL的频率器设计_论文基于DDS+PLL的频率器设计_专业资料。简述了用直接数字器(DDS)STEL-1173和锁相环(PLL)Q3236所设计的频率源的实现方案,重点对硬件设计中的注意事项进行了详细说明,并且对系统的相位噪声和杂散性能做...
频率器设计业设计（论文）.doc,摘要频率器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。本文系统地阐述了锁相环频率器的基本工作原理，较深入地分析了锁相环路的组成和工作过程，建立其相位模型以及动态方程，并且对环路滤波器和各组成部分...
锁相环频率器的设计与毕业论文,论文,设计,锁相环,毕业设计,频率,锁相环的,毕业论文,课程设计,频率论文宁夏理工学院毕业设计宁夏理工学院毕业设计本设计首先对锁相环的发展历史和研究现状做了介绍，然后从其基本工作原理出发，以传统锁相环的结构为基础，得到了锁相环的...
NUC140之PLL（频率器LMX2541）.PLL。.即相位锁相环，实际上就是一个频率器。.拥有指标好，杂散低的优点。.但是对比直接频率器DDS，频率锁间较慢，一般为数ms，.而DDS的时间在us甚至ns级别。.芯片采用多路3.3V供电，有条件的可以采用2-3个...
锁相环频率器中环路滤波器的设计与研究.分类号：学号：20071111051804341754683学校代号：10512湖北大学硕士学位论文锁相环频率器中环路滤波器的设计与研究作者姓名：刘丽平指导教师姓名、职称：杨维明副教授申请学位级别：理学硕士学科专业...
基于DDS和PLL相结合的频率器设计.【摘要】：锁相环路PLL(PhaseLockedLoop)是一个能够输入信号的闭环自动控制系统。.它在无线电技术的各个领域都得到了很广泛的应用。.随着集成电路技术的不断发展,锁相环路也逐渐变成了一个成本低、使用简便的多...
锁相频率器的设计与毕业论文范文介绍开始：.附开题报告,文献综述,外文翻译,字数:11533.页数:32论文编号:TX129.摘要.在通信领域中，锁相环频率器起着越来越重要的角色。.频率器是一个系统，最初产生的一系列频率为参考频率的整数倍...
论文导读:：介绍了一种频率技术的设计与实现，基于DDS与PLL的技术产生高频信号频率。该频率器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高，且产生的信号具有输出频率高、分辨率高、频谱纯等
基于PLL技术的频率器设计与研究.杨新宇.【摘要】：频率器的问世激发了科研工作者巨大的热情,以锁相理论为基础的新型频率器得到了迅猛的发展,特别在雷达、通信设备、电子对抗等领域应用非常广泛。.本文详细介绍了锁相环频率器的工作...
所以PLL频率器会对通信系统产生很大的影响。频率器的主要技术指标频率器主要的技术指标有六个它们分别是频率范围、频率步进、频率准确度和频率稳定度、杂散抑制、相位噪声、跳频时间。频率范围是指频率器输出频率可以变化的范围。
基于DDS+PLL的频率器设计_论文基于DDS+PLL的频率器设计_专业资料。简述了用直接数字器(DDS)STEL-1173和锁相环(PLL)Q3236所设计的频率源的实现方案,重点对硬件设计中的注意事项进行了详细说明,并且对系统的相位噪声和杂散性能做...
频率器设计业设计（论文）.doc,摘要频率器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。本文系统地阐述了锁相环频率器的基本工作原理，较深入地分析了锁相环路的组成和工作过程，建立其相位模型以及动态方程，并且对环路滤波器和各组成部分...
锁相环频率器的设计与毕业论文,论文,设计,锁相环,毕业设计,频率,锁相环的,毕业论文,课程设计,频率论文宁夏理工学院毕业设计宁夏理工学院毕业设计本设计首先对锁相环的发展历史和研究现状做了介绍，然后从其基本工作原理出发，以传统锁相环的结构为基础，得到了锁相环的...
NUC140之PLL（频率器LMX2541）.PLL。.即相位锁相环，实际上就是一个频率器。.拥有指标好，杂散低的优点。.但是对比直接频率器DDS，频率锁间较慢，一般为数ms，.而DDS的时间在us甚至ns级别。.芯片采用多路3.3V供电，有条件的可以采用2-3个...
锁相环频率器中环路滤波器的设计与研究.分类号：学号：20071111051804341754683学校代号：10512湖北大学硕士学位论文锁相环频率器中环路滤波器的设计与研究作者姓名：刘丽平指导教师姓名、职称：杨维明副教授申请学位级别：理学硕士学科专业...
基于DDS和PLL相结合的频率器设计.【摘要】：锁相环路PLL(PhaseLockedLoop)是一个能够输入信号的闭环自动控制系统。.它在无线电技术的各个领域都得到了很广泛的应用。.随着集成电路技术的不断发展,锁相环路也逐渐变成了一个成本低、使用简便的多...
锁相频率器的设计与毕业论文范文介绍开始：.附开题报告,文献综述,外文翻译,字数:11533.页数:32论文编号:TX129.摘要.在通信领域中，锁相环频率器起着越来越重要的角色。.频率器是一个系统，最初产生的一系列频率为参考频率的整数倍...
发表服务