发表服务
摘要：为了使单双精度浮点加法运算方便，减少资源浪费，设计了一套可同时运行两路单精度或一路双精度的浮点运算加法器结构。该浮点数加法器可通过信号控制端，在高电平时执行双精度浮点加法，低电平时执行单精度浮点加法，且运算结果符合IEEE-754标准格式，通过实验验证，该加法器结构...
基于FPGA的单精度浮点除法器的设计本科生毕业论文.doc,学科分类号本科生毕业论文(设计)题目（中文）:基于FPGA的单精度浮点法器的设计FPGA-basedsingle-precisionfloating-pointdividerdesign毕业设计（论文）原创性声明和使用授权说明原创...
毕业论文>32位单精度浮点乘法器的FPGA实现nullcn8ke2ud分享于2012-05-2504:24:10.032位单精度浮点乘法器的FPGA实现FPGA,32,8,文档格式：.doc文档页数：4页文档大小：126.5K文档热度：文档分类：论文--毕业论文文档标签：FPGA328...
毕业设计论文：基于FPGA的单精度浮点除法器的设计.doc,本科生毕业论文(设计)题目（中文）:基于FPGA的单精度浮点法器的设计FPGA-basedsingle-precisionfloating-pointdividerdesign学生姓名：学号：系别：专业：指导教师：起止日期:年...
基于FPGA的单精度浮点除法器的设计本科生毕业论文.doc48页.基于FPGA的单精度浮点除法器的设计本科生毕业论文.doc.48页.内容提供方：weidameili.大小：453.5KB.字数：约2.55万字.发布时间：2019-05-21.浏览人气：3.下载次数：仅上传者可见.
基于FPGA的单精度浮点除法器的设计(大学本科生毕业论文毕业设计学位论文范文模板参考资料)基于FPGA的浮点除法器的硬件实现方法，根据除法的本质是移位相减的原理,及浮点数规格化的要求,在浮点乘法器的基础上，采用模块化设计方法分别对各模块进行设计...
在利用FPGA进行卷积运算时会大量用到乘累加单元，如果用定点的方式则逻辑实现相对简单，原因是定点的加法运算是利用组合逻辑电路来实现的没有时钟延迟，这就使得加法器的输出在下一个时钟采样沿到来时立即反馈到输入端，从而可以连续的相加并最终得到累加结果。
本文通过对浮点处理器FPU应用的分析，通过对浮点数加法算法及改进，完成了浮点加法器中各组件的优化设计。1.1课题的目的及意义现如今，国家与国家之间的高科技竞争越来越激烈，国家综合实力得以得到体现的一个重要方面就是高性能计算技术的应用。
1GHzAddShiftUnitDSPCandidateCaoLegenAdvisorProfPengYuanxithesisSubmittedpartialfulfillmentprofessionaldegreeSoftwareEngineeringGraduateS
浮点数累加和结合方式精确度本文关键词：结合律对浮点数加法精确度影响的研究，由笔耕文化传播整理发布。【摘要】：求一组数据的累加和是各类程序中经常使用的计算功能，比如平均值计算、向量计算、矩阵计算、神经网络计算、空力计算、流体力学计算等都要用到累加和的计算。
摘要：为了使单双精度浮点加法运算方便，减少资源浪费，设计了一套可同时运行两路单精度或一路双精度的浮点运算加法器结构。该浮点数加法器可通过信号控制端，在高电平时执行双精度浮点加法，低电平时执行单精度浮点加法，且运算结果符合IEEE-754标准格式，通过实验验证，该加法器结构...
基于FPGA的单精度浮点除法器的设计本科生毕业论文.doc,学科分类号本科生毕业论文(设计)题目（中文）:基于FPGA的单精度浮点法器的设计FPGA-basedsingle-precisionfloating-pointdividerdesign毕业设计（论文）原创性声明和使用授权说明原创...
毕业论文>32位单精度浮点乘法器的FPGA实现nullcn8ke2ud分享于2012-05-2504:24:10.032位单精度浮点乘法器的FPGA实现FPGA,32,8,文档格式：.doc文档页数：4页文档大小：126.5K文档热度：文档分类：论文--毕业论文文档标签：FPGA328...
毕业设计论文：基于FPGA的单精度浮点除法器的设计.doc,本科生毕业论文(设计)题目（中文）:基于FPGA的单精度浮点法器的设计FPGA-basedsingle-precisionfloating-pointdividerdesign学生姓名：学号：系别：专业：指导教师：起止日期:年...
基于FPGA的单精度浮点除法器的设计本科生毕业论文.doc48页.基于FPGA的单精度浮点除法器的设计本科生毕业论文.doc.48页.内容提供方：weidameili.大小：453.5KB.字数：约2.55万字.发布时间：2019-05-21.浏览人气：3.下载次数：仅上传者可见.
基于FPGA的单精度浮点除法器的设计(大学本科生毕业论文毕业设计学位论文范文模板参考资料)基于FPGA的浮点除法器的硬件实现方法，根据除法的本质是移位相减的原理,及浮点数规格化的要求,在浮点乘法器的基础上，采用模块化设计方法分别对各模块进行设计...
在利用FPGA进行卷积运算时会大量用到乘累加单元，如果用定点的方式则逻辑实现相对简单，原因是定点的加法运算是利用组合逻辑电路来实现的没有时钟延迟，这就使得加法器的输出在下一个时钟采样沿到来时立即反馈到输入端，从而可以连续的相加并最终得到累加结果。
本文通过对浮点处理器FPU应用的分析，通过对浮点数加法算法及改进，完成了浮点加法器中各组件的优化设计。1.1课题的目的及意义现如今，国家与国家之间的高科技竞争越来越激烈，国家综合实力得以得到体现的一个重要方面就是高性能计算技术的应用。
1GHzAddShiftUnitDSPCandidateCaoLegenAdvisorProfPengYuanxithesisSubmittedpartialfulfillmentprofessionaldegreeSoftwareEngineeringGraduateS
浮点数累加和结合方式精确度本文关键词：结合律对浮点数加法精确度影响的研究，由笔耕文化传播整理发布。【摘要】：求一组数据的累加和是各类程序中经常使用的计算功能，比如平均值计算、向量计算、矩阵计算、神经网络计算、空力计算、流体力学计算等都要用到累加和的计算。
发表服务