发表服务
深圳大学考试答题纸(以论文、报告等形式考核专用)二18～二19学年度第一学期课程编号学号1602080001课程名称硬件描述语言与逻辑综合主讲教师刘春平评分姓名李思豪专业年级电子科学与技术16级1班教师评语：题目：基于VerilogHDL设计的数字时钟摘要：本文利用VerilogHDL…
基于VerilogHDL设计的数字时钟的内容摘要：深圳大学考试答题纸(以论文、报告等形式考核专用)二18～二19学年度第一学期课程编1602080001课程名称号学姓名李思豪专业年级电子科学与技术16级1班号题目：基于VerilogHDL设计的数字时钟摘要：本文利用Ver
在复杂的大规模数字系统的设计中,HDL将逐步代替逻辑电路图这种烦琐的硬件描述方法。随着电子系统向集成化、大规模、高速度的方向发展,HDL语言将成为电子系统硬件设计人员必须掌握的语言。集成电路大规模、高密度、高速度的需求,使电子设计愈来愈
基于FPGA的数字时钟设计毕业设计论文.本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。.本设计采用EDA技术，以硬件描述语言VerilogHDL为系统逻辑描述语言设计文件，在QUARTUSII工具软件环境下，采用自顶...
基于FPGA的数字时钟设计毕业设计论文.doc,摘要本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。本设计采用EDA技术，以硬件描述语言VerilogHDL为系统逻辑描述语言设计文件，在QUARTUSII...
基于FPGA的数字电子时钟设计说明.docx,摘要本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计...
《数字时钟设计(毕业论文)》.doc,西南石油大学2006届本科毕业设计论文山东工业职业学院毕业设计（论文）PAGE6第PAGE28页电子信息工程毕业论文（设计）题目：__数字时钟设计院系：班级：姓名：指导老师：时间：年月日中文...
一、设计目标拟设计一个具有时、分、秒显示的基本功能以及具有整点报时、闹钟设定及提醒功能的数字时钟，具体要求如下：(1)能准确计时，并以数字形式在数码管上显示时、分、秒，（小时按24小时进制）(2)具有调节分钟、小时的功能(3)具有整点报时功能，即当分钟为00时，要有LED灯显示来...
基于fpga的数字时钟设计毕业设计论文.docx,标准化管理部编码-[99968T-6889628-J68568-1689N]标准化管理部编码-[99968T-6889628-J68568-1689N]基于FPGA的数字时钟设计毕业设计论文摘要本设计为一个多功能的数字时钟，具有时、分、秒计数...
2014-01-02基于Verilog的简易数字钟设计152014-01-06课题：多功能数字钟的设计使用verilogHDL语言32013-01-10VerilogHDL的数字秒表和电子时钟设计32011-06-24可否发你的“EDA的数字钟设计报告使用veriloghd...2012-06-20verilogHDL实现数字钟的代码；要求：分层次设计，...
深圳大学考试答题纸(以论文、报告等形式考核专用)二18～二19学年度第一学期课程编号学号1602080001课程名称硬件描述语言与逻辑综合主讲教师刘春平评分姓名李思豪专业年级电子科学与技术16级1班教师评语：题目：基于VerilogHDL设计的数字时钟摘要：本文利用VerilogHDL…
基于VerilogHDL设计的数字时钟的内容摘要：深圳大学考试答题纸(以论文、报告等形式考核专用)二18～二19学年度第一学期课程编1602080001课程名称号学姓名李思豪专业年级电子科学与技术16级1班号题目：基于VerilogHDL设计的数字时钟摘要：本文利用Ver
在复杂的大规模数字系统的设计中,HDL将逐步代替逻辑电路图这种烦琐的硬件描述方法。随着电子系统向集成化、大规模、高速度的方向发展,HDL语言将成为电子系统硬件设计人员必须掌握的语言。集成电路大规模、高密度、高速度的需求,使电子设计愈来愈
基于FPGA的数字时钟设计毕业设计论文.本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。.本设计采用EDA技术，以硬件描述语言VerilogHDL为系统逻辑描述语言设计文件，在QUARTUSII工具软件环境下，采用自顶...
基于FPGA的数字时钟设计毕业设计论文.doc,摘要本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。本设计采用EDA技术，以硬件描述语言VerilogHDL为系统逻辑描述语言设计文件，在QUARTUSII...
基于FPGA的数字电子时钟设计说明.docx,摘要本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计...
《数字时钟设计(毕业论文)》.doc,西南石油大学2006届本科毕业设计论文山东工业职业学院毕业设计（论文）PAGE6第PAGE28页电子信息工程毕业论文（设计）题目：__数字时钟设计院系：班级：姓名：指导老师：时间：年月日中文...
一、设计目标拟设计一个具有时、分、秒显示的基本功能以及具有整点报时、闹钟设定及提醒功能的数字时钟，具体要求如下：(1)能准确计时，并以数字形式在数码管上显示时、分、秒，（小时按24小时进制）(2)具有调节分钟、小时的功能(3)具有整点报时功能，即当分钟为00时，要有LED灯显示来...
基于fpga的数字时钟设计毕业设计论文.docx,标准化管理部编码-[99968T-6889628-J68568-1689N]标准化管理部编码-[99968T-6889628-J68568-1689N]基于FPGA的数字时钟设计毕业设计论文摘要本设计为一个多功能的数字时钟，具有时、分、秒计数...
2014-01-02基于Verilog的简易数字钟设计152014-01-06课题：多功能数字钟的设计使用verilogHDL语言32013-01-10VerilogHDL的数字秒表和电子时钟设计32011-06-24可否发你的“EDA的数字钟设计报告使用veriloghd...2012-06-20verilogHDL实现数字钟的代码；要求：分层次设计，...
发表服务