发表服务
本科毕业论文，基于FPGA的数字频率计攀枝花学院本科毕业设计（论文）基于FPGA的数字频率计设计学生姓名：学生学号：200610504115电气信息工程学院年级专业：2006级测控技术与仪器指导教师：在电子技术中，频率是最基本的参数之一...
关键词：VerilogHDL硬件描述语言；QuartusII；FPGA；器/计数器河北大学2011届本科生毕业论文（设计）FPGA-basedtimercounterdesigntopicaimsuseEDAtools16bitcountertimerbasedAltera'sFPGAhardwaredescripelanguage,whichcancount
EDA中FPGA计数器设计-201006-课程设计报告（论文）课程设计报告（论文）设计课题：设计课题：计数器7段数码管控制接口设计专业班级：专业班级：学生姓名：学生姓名...
FPGA等精度数字频率计(原理图+电路图+论文+源代码)-课程设计FPGA等精度数字频率计(原理图+电路图+论文+源代码)赛题来源：根据第三届（1997年）全国大学生电子设计竞赛题目：简易数字频率计，结合我们现学的课程，完全用FPGA芯片做...
基于FPGA的纳秒量级脉冲宽度精确测量研究于龙洋袁刘晔袁孙培钦袁张耀匀（西安交通大学电气工程学院，陕西西安710049）摘要院为使测量光电开关发出的数字脉冲宽度的精度达到1ns和掌握光电开关的实时工作状态。
FPGA开发板提供的时钟信号频率为50MHz，而设计要求秒表精度为0.01s，即需要计数时钟频率为100Hz，同时显示扫描频率需1kHz，因此，通过分频模块对时钟信号进行分频，得到100Hz和1kHz的时钟信号，分别提供给计数模块和显示控制模块。
基于FPGA的24小时数字时钟设计毕设论文.版权声明：本文为博主原创文章，遵循C.0BY-SA版权协议，转载请附上原文出处链接和本声明。.建立数字时钟工程newprojectclock，设计顶层模块top_clock.v，顶层模块包括1Hz分频电路、整点报时电路、数码管动态扫描(移位...
格雷码计数器（方式二）如何产生满空信号什么是假满空时钟频率相差很大会带来问题吗论文下载和上次一样，本论文已经添加到微信公众号FPGA开发之路，菜单学习资料，感兴趣的童鞋可以下载。下一篇文章我会基于这篇论文总结一下异步FIFO的设计。
FPGA等精度数字频率计(原理图+电路图+论文+源代码)赛题来源：根据第三届（1997年）全国大学生电子设计竞赛题目：简易数字频率计，结合我们现学的课程，完全用FPGA芯片做一个等精度数字频率计。.关键技术指标：要求（1）频率测量a〃测量范围信号：方波...
一、设计要求利用FPGA设计一个信号测频器，要求:（1）测量脉冲信号；（2）频率测量1-10MHz以及占空比10%-99%精确到1%；（3）将测出频率和占空比显示在LCD1602上；二、设计方案FPGA设计主要分为三个大模块来设计：1.被测信号产生...
本科毕业论文，基于FPGA的数字频率计攀枝花学院本科毕业设计（论文）基于FPGA的数字频率计设计学生姓名：学生学号：200610504115电气信息工程学院年级专业：2006级测控技术与仪器指导教师：在电子技术中，频率是最基本的参数之一...
关键词：VerilogHDL硬件描述语言；QuartusII；FPGA；器/计数器河北大学2011届本科生毕业论文（设计）FPGA-basedtimercounterdesigntopicaimsuseEDAtools16bitcountertimerbasedAltera'sFPGAhardwaredescripelanguage,whichcancount
EDA中FPGA计数器设计-201006-课程设计报告（论文）课程设计报告（论文）设计课题：设计课题：计数器7段数码管控制接口设计专业班级：专业班级：学生姓名：学生姓名...
FPGA等精度数字频率计(原理图+电路图+论文+源代码)-课程设计FPGA等精度数字频率计(原理图+电路图+论文+源代码)赛题来源：根据第三届（1997年）全国大学生电子设计竞赛题目：简易数字频率计，结合我们现学的课程，完全用FPGA芯片做...
基于FPGA的纳秒量级脉冲宽度精确测量研究于龙洋袁刘晔袁孙培钦袁张耀匀（西安交通大学电气工程学院，陕西西安710049）摘要院为使测量光电开关发出的数字脉冲宽度的精度达到1ns和掌握光电开关的实时工作状态。
FPGA开发板提供的时钟信号频率为50MHz，而设计要求秒表精度为0.01s，即需要计数时钟频率为100Hz，同时显示扫描频率需1kHz，因此，通过分频模块对时钟信号进行分频，得到100Hz和1kHz的时钟信号，分别提供给计数模块和显示控制模块。
基于FPGA的24小时数字时钟设计毕设论文.版权声明：本文为博主原创文章，遵循C.0BY-SA版权协议，转载请附上原文出处链接和本声明。.建立数字时钟工程newprojectclock，设计顶层模块top_clock.v，顶层模块包括1Hz分频电路、整点报时电路、数码管动态扫描(移位...
格雷码计数器（方式二）如何产生满空信号什么是假满空时钟频率相差很大会带来问题吗论文下载和上次一样，本论文已经添加到微信公众号FPGA开发之路，菜单学习资料，感兴趣的童鞋可以下载。下一篇文章我会基于这篇论文总结一下异步FIFO的设计。
FPGA等精度数字频率计(原理图+电路图+论文+源代码)赛题来源：根据第三届（1997年）全国大学生电子设计竞赛题目：简易数字频率计，结合我们现学的课程，完全用FPGA芯片做一个等精度数字频率计。.关键技术指标：要求（1）频率测量a〃测量范围信号：方波...
一、设计要求利用FPGA设计一个信号测频器，要求:（1）测量脉冲信号；（2）频率测量1-10MHz以及占空比10%-99%精确到1%；（3）将测出频率和占空比显示在LCD1602上；二、设计方案FPGA设计主要分为三个大模块来设计：1.被测信号产生...
发表服务