发表服务
基于FPGA的计时器的设计毕业设计.doc,PAGE\*MERGEFORMAT1本科毕业设计（论文）基于FPGA的计时器的设计摘要随着电子设计自动化技术和可编程逻辑器件的出现和飞速发展，在设计周期得到大大的缩短的同时系统成本也有了大幅度的...
基于FPGA的计时器的设计毕业设计本科毕业设计(论文)基于FPGA的计时器的设计随着电子设计自动化技术和可编程逻辑器件的出现和飞速发展,在设计周期得到大大的缩短的同时系统成本也有了大幅度的降低,显然标准逻辑器件的组装已远不能满足这方面的要求。
基于FPGA的计时器设计(最终).doc,word文档整理分享参考资料word文档整理分享参考资料本科毕业设计（论文）基于FPGA的计时器的设计学院自动化学院专业电子信息科学与技术年级班别2009级(1)班学号3109001158学生姓名刘健忠指导...
基于FPGA的1100s计时器.doc.高精度计时器常用于体育竞赛及各种要求有较精确的技术领域。.通常，采用中规模集成电路即可实现高精度计时器的设计。.本项研究将基于新一代硬件描述语言(HDL)、采取ASIC(专用集成电路)设计方法，实现1/100s计时器的前端...
基于FPGA的数字秒表的设计毕业论文设计本科毕业论文(设计)题目基于FPGA的数字秒表的设计学生姓名物理与电子信息工程系专业年级指导教师百色学院辅导教师职称目录百色学院本科毕业论文(设计)任务书百色学院本科毕业论文(设计)开题报告II百色学院本科毕业论文(设计)中期自查表第一章...
秒表计时器设计毕业设计（论文）绉掕〃,璁捐,璁烘枃设计题目：秒表计时器机电工程系专业年级：07机制本2课程设计任务书机电工程系机制专业07级本科二班姓名：樊印文学号：0715118201题目：秒表计时器课程设计内容与要求：掌握EDA技术及CPLD/FPGA的开发流程能够应用VHDL语言…
FPGA基础实验：秒表（计时器）本实验是通过时间基准、带使能计数器、两个8段数码管，三个电路模块进行设计。时间基准点路和带使能的计数器在上一个实验已经介绍过了。这里我们主要介绍按键输入的控制电路设计，以及两个数码管显示。首先我们看简单的：两个数码管显示reg[7:0]count;//为计时...
EDA课程设计论文基于EDA技术倒计时器的设计.doc,玉林师范学院EDA课程设计论文题目：基于EDA技术器的设计院（系）：专业：学生姓名：学号：指导老师：2011年月日评语得分基于EDA技术器的设计摘要本文以Altera公司的DE2开发板...
本科生毕业论文(设计)开题报告书题目：基于FPGA的数字秒表设计学生姓名：*****学号：*****专业班级：自动化*****班指导老师：*****2010年3月20日论文（设计）题目ISP技术及其应用研究课题目的、意义及相关研究动态：课题设计的主要目的：运用所学的数字电子技术的基本知识和数字…
秒表计时器设计毕业（论文）.doc,课程设计说明书设计题目：秒表计时器院（系）：机电工程系专业年级：07机制本2班学号：0715118201姓名：樊印文指导老师：刘江海课程设计任务书机电工程系机制专业07级本科二班姓名：樊印文学号：0715118201题目：秒表计时器课程设计内容…
基于FPGA的计时器的设计毕业设计.doc,PAGE\*MERGEFORMAT1本科毕业设计（论文）基于FPGA的计时器的设计摘要随着电子设计自动化技术和可编程逻辑器件的出现和飞速发展，在设计周期得到大大的缩短的同时系统成本也有了大幅度的...
基于FPGA的计时器的设计毕业设计本科毕业设计(论文)基于FPGA的计时器的设计随着电子设计自动化技术和可编程逻辑器件的出现和飞速发展,在设计周期得到大大的缩短的同时系统成本也有了大幅度的降低,显然标准逻辑器件的组装已远不能满足这方面的要求。
基于FPGA的计时器设计(最终).doc,word文档整理分享参考资料word文档整理分享参考资料本科毕业设计（论文）基于FPGA的计时器的设计学院自动化学院专业电子信息科学与技术年级班别2009级(1)班学号3109001158学生姓名刘健忠指导...
基于FPGA的1100s计时器.doc.高精度计时器常用于体育竞赛及各种要求有较精确的技术领域。.通常，采用中规模集成电路即可实现高精度计时器的设计。.本项研究将基于新一代硬件描述语言(HDL)、采取ASIC(专用集成电路)设计方法，实现1/100s计时器的前端...
基于FPGA的数字秒表的设计毕业论文设计本科毕业论文(设计)题目基于FPGA的数字秒表的设计学生姓名物理与电子信息工程系专业年级指导教师百色学院辅导教师职称目录百色学院本科毕业论文(设计)任务书百色学院本科毕业论文(设计)开题报告II百色学院本科毕业论文(设计)中期自查表第一章...
秒表计时器设计毕业设计（论文）绉掕〃,璁捐,璁烘枃设计题目：秒表计时器机电工程系专业年级：07机制本2课程设计任务书机电工程系机制专业07级本科二班姓名：樊印文学号：0715118201题目：秒表计时器课程设计内容与要求：掌握EDA技术及CPLD/FPGA的开发流程能够应用VHDL语言…
FPGA基础实验：秒表（计时器）本实验是通过时间基准、带使能计数器、两个8段数码管，三个电路模块进行设计。时间基准点路和带使能的计数器在上一个实验已经介绍过了。这里我们主要介绍按键输入的控制电路设计，以及两个数码管显示。首先我们看简单的：两个数码管显示reg[7:0]count;//为计时...
EDA课程设计论文基于EDA技术倒计时器的设计.doc,玉林师范学院EDA课程设计论文题目：基于EDA技术器的设计院（系）：专业：学生姓名：学号：指导老师：2011年月日评语得分基于EDA技术器的设计摘要本文以Altera公司的DE2开发板...
本科生毕业论文(设计)开题报告书题目：基于FPGA的数字秒表设计学生姓名：*****学号：*****专业班级：自动化*****班指导老师：*****2010年3月20日论文（设计）题目ISP技术及其应用研究课题目的、意义及相关研究动态：课题设计的主要目的：运用所学的数字电子技术的基本知识和数字…
秒表计时器设计毕业（论文）.doc,课程设计说明书设计题目：秒表计时器院（系）：机电工程系专业年级：07机制本2班学号：0715118201姓名：樊印文指导老师：刘江海课程设计任务书机电工程系机制专业07级本科二班姓名：樊印文学号：0715118201题目：秒表计时器课程设计内容…
发表服务