发表服务
[3]蔡觉平李振荣何小川李逍楠翁静纯，VerilogHDL数字集成电路设计原理与应用（第二版），西安电子科技大学出版社，2016，ISBN978-7-5606-4110-2/TN。[4]蔡觉平翁静纯冯必先，《VerilogHDL数字集成电路设计原理与应用（第二版）》学习指导和实验例程，西安电子科技大学出版社，2016，ISBN978…
蔡觉平,CJP,西电教师个人主页系统,论文成果蔡觉平,CaiJueping登录西安电子科技大学English首页科学研究研究领域论文成果专利著作成果科研项目科研团队教学研究教学资源授课信息教学成果获奖信息...
蔡觉平：西安电子科技大学微电子学院，教授博士生导师。1998年和2001年在西安电子科技大学，分别获得获通信工程专业工学学士学位和通信与信息系统专业工学硕士学位，2004年在上海交通大学获得通信与信息系统专业博士学位。
2.1VerilogHDL2.1.1空白符空白符包括空格符(\b)、制表符(\t)、换行符和换页符。.空白符使代码看起来结构清晰，阅读起来更方便。.在编译和综合时，空白符被忽略。.VerilogHDL程序可以不分行，也可以加入空白符采用多行编写。.例2.1-1空白符使用示例。.initial...
蔡觉平老师西电VerilogHDL上机大作业(硬件描述语言)_微电子学..ogHDL数字集成电路设计原理与应用》上机作业班级：*******学号：*******姓名：*******题目1：数字集成电路的verogHDL描述与。.要求：（1）学习使用Modelsim设计和软件；（2）练习教材7.2.1中...
蔡觉平老师西电Verilog-HDL上机大作业(硬件描述语言)-微电子学..《VerilogHDL数字集成电路设计原理与应用》上机作业班级：*******学号：*******姓名：*******题目1：数字集成电路的verilogHDL描述与。.要求：（1）学习使用Modelsim设计和软件；（2）练习...
蔡觉平，教授，博士生导师，教授委员会委员。主持国家863项目、国家自然科学基金等多项科研任务。在IEEETrans.、IEEEConference、ScienceinChina(F)、中国科学（E辑）、物理学报等国内外著名期刊上发表学术论文近五十篇，其中SCI、EI及ISTP检索近...
各系部、中心：应我院及科研处邀请，西安电子科技大学蔡觉平教授于4月22日来我校做学术讲座，欢迎广大师生参加！报告的具体安排如下：报告题目：人工智能在仿生芯片和集成电路检测设备中的研究与应用报告人：蔡觉平教授（西安电子科技大学）报告时间：2021年4月22日（星期四），下…
这样就能把一个大的系统合理地分解为若干个较小的子系统，然后再将每个子系统用可综合风格的VerilogHDL模块(门级结构或RTL级、算法级、系统级的模块)加以描述。.同时行为建模也可以用来生成测试信号，对已设计的模块进行检测。.19图3.2-1VerilogHDL...
论文专利资讯报告项目期刊学者机构资源所外获取常用数据库馆/藏/纸/本...作者：蔡觉平ISBN：9787560641102出版社：西安电子科技大学出版社出版年：2016《VerilogHDL数字集成电路设计原理与应用(第二版)》学习指导和实验例程...
[3]蔡觉平李振荣何小川李逍楠翁静纯，VerilogHDL数字集成电路设计原理与应用（第二版），西安电子科技大学出版社，2016，ISBN978-7-5606-4110-2/TN。[4]蔡觉平翁静纯冯必先，《VerilogHDL数字集成电路设计原理与应用（第二版）》学习指导和实验例程，西安电子科技大学出版社，2016，ISBN978…
蔡觉平,CJP,西电教师个人主页系统,论文成果蔡觉平,CaiJueping登录西安电子科技大学English首页科学研究研究领域论文成果专利著作成果科研项目科研团队教学研究教学资源授课信息教学成果获奖信息...
蔡觉平：西安电子科技大学微电子学院，教授博士生导师。1998年和2001年在西安电子科技大学，分别获得获通信工程专业工学学士学位和通信与信息系统专业工学硕士学位，2004年在上海交通大学获得通信与信息系统专业博士学位。
2.1VerilogHDL2.1.1空白符空白符包括空格符(\b)、制表符(\t)、换行符和换页符。.空白符使代码看起来结构清晰，阅读起来更方便。.在编译和综合时，空白符被忽略。.VerilogHDL程序可以不分行，也可以加入空白符采用多行编写。.例2.1-1空白符使用示例。.initial...
蔡觉平老师西电VerilogHDL上机大作业(硬件描述语言)_微电子学..ogHDL数字集成电路设计原理与应用》上机作业班级：*******学号：*******姓名：*******题目1：数字集成电路的verogHDL描述与。.要求：（1）学习使用Modelsim设计和软件；（2）练习教材7.2.1中...
蔡觉平老师西电Verilog-HDL上机大作业(硬件描述语言)-微电子学..《VerilogHDL数字集成电路设计原理与应用》上机作业班级：*******学号：*******姓名：*******题目1：数字集成电路的verilogHDL描述与。.要求：（1）学习使用Modelsim设计和软件；（2）练习...
蔡觉平，教授，博士生导师，教授委员会委员。主持国家863项目、国家自然科学基金等多项科研任务。在IEEETrans.、IEEEConference、ScienceinChina(F)、中国科学（E辑）、物理学报等国内外著名期刊上发表学术论文近五十篇，其中SCI、EI及ISTP检索近...
各系部、中心：应我院及科研处邀请，西安电子科技大学蔡觉平教授于4月22日来我校做学术讲座，欢迎广大师生参加！报告的具体安排如下：报告题目：人工智能在仿生芯片和集成电路检测设备中的研究与应用报告人：蔡觉平教授（西安电子科技大学）报告时间：2021年4月22日（星期四），下…
这样就能把一个大的系统合理地分解为若干个较小的子系统，然后再将每个子系统用可综合风格的VerilogHDL模块(门级结构或RTL级、算法级、系统级的模块)加以描述。.同时行为建模也可以用来生成测试信号，对已设计的模块进行检测。.19图3.2-1VerilogHDL...
论文专利资讯报告项目期刊学者机构资源所外获取常用数据库馆/藏/纸/本...作者：蔡觉平ISBN：9787560641102出版社：西安电子科技大学出版社出版年：2016《VerilogHDL数字集成电路设计原理与应用(第二版)》学习指导和实验例程...
发表服务