发表服务
根据多功能数字频率计的基本原理，本文设计方案的基本思想 是分为五个模块来实现其功能，即整个多功能数字频率计系统分为分 频模块、计数模块、锁存器模块和显示模块等几个单元，并且分别用 VHDL 硬件描述语言对其进行编程，实现了闸门控制信号、计数
基于 VHDL的多功能数字钟的设计 [J]. 工矿 自动化 , 2006, (3): 92-94 5. 江翠云 基于 CPLD和 VHDL 的数字钟的设计 [ 期刊论文 ]- 硅谷 2010(2) . 下载文档 收藏 分享 赏 0 您可能关注的文档 ...
毕业设计论文多功能数字钟的VHDL 设计 xxxxxxxxxxxxxxxxx专业 xxxxxxxxxxxxx 学号 xxxxxxxxxxx 姓名 xxxxxxx 班级 xxxxxxxxxxxx 指导老师 xxxxxxxxxx 职称 指导老师 职称 毕业设计时间 2009 年11 月——2010 应用VHDL …
基于VHDL的多功能数字闹钟设计. 【摘要】： 针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言 ...
3.?多功能数字钟的设计 3.1?多功能数字钟的设计原理 数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千 家万户。作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑 电路的控制下完成预定的各项功能[6]。
基于VHDL的多功能可变模计数器设计. 屈宝鹏 张喜凤. 【摘要】： 可变模计数器作为一种基本数字电路模块,在各种数字系统中应用广泛。. 在对现有的可变模计数器的研究基础上,在QuartusⅡ开发环境中,用VHDL语言设计一种功能更加强大的可变模计数器,它具有清零 ...
基本要求：1、24小时计数显示；2、具有校时功能（时，分） ；附加要求：1、实现闹钟功能（定时，闹响）； 错误！未定义书签。11.1 数字时钟的工作原理 1.2设计任务 VHDL模块电路设计 3.1模块实现 3.1.1分频模块pinlv 3.1.2按键去抖动模块qudou 3 ...
多功能数字钟的设计3.1 多功能数字钟的设计原理 数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千家 万户。作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑电路 的控制下完成预定的各项功能[6]。
基于VHDL的数字电子时钟的设计口李琳武汉职业技术学院计算机系湖北·武汉430074摘要：介绍了利用VHDL硬件描述语言结合ISE软件和ModelSlM仿真软件进行计时的结果。通过该例可以为其他电路的设计提供一定的借鉴作用。关键词：VHDL数字钟 ...
根据多功能数字频率计的基本原理，本文设计方案的基本思想 是分为五个模块来实现其功能，即整个多功能数字频率计系统分为分 频模块、计数模块、锁存器模块和显示模块等几个单元，并且分别用 VHDL 硬件描述语言对其进行编程，实现了闸门控制信号、计数
基于 VHDL的多功能数字钟的设计 [J]. 工矿 自动化 , 2006, (3): 92-94 5. 江翠云 基于 CPLD和 VHDL 的数字钟的设计 [ 期刊论文 ]- 硅谷 2010(2) . 下载文档 收藏 分享 赏 0 您可能关注的文档 ...
毕业设计论文多功能数字钟的VHDL 设计 xxxxxxxxxxxxxxxxx专业 xxxxxxxxxxxxx 学号 xxxxxxxxxxx 姓名 xxxxxxx 班级 xxxxxxxxxxxx 指导老师 xxxxxxxxxx 职称 指导老师 职称 毕业设计时间 2009 年11 月——2010 应用VHDL …
基于VHDL的多功能数字闹钟设计. 【摘要】： 针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言 ...
3.?多功能数字钟的设计 3.1?多功能数字钟的设计原理 数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千 家万户。作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑 电路的控制下完成预定的各项功能[6]。
基于VHDL的多功能可变模计数器设计. 屈宝鹏 张喜凤. 【摘要】： 可变模计数器作为一种基本数字电路模块,在各种数字系统中应用广泛。. 在对现有的可变模计数器的研究基础上,在QuartusⅡ开发环境中,用VHDL语言设计一种功能更加强大的可变模计数器,它具有清零 ...
基本要求：1、24小时计数显示；2、具有校时功能（时，分） ；附加要求：1、实现闹钟功能（定时，闹响）； 错误！未定义书签。11.1 数字时钟的工作原理 1.2设计任务 VHDL模块电路设计 3.1模块实现 3.1.1分频模块pinlv 3.1.2按键去抖动模块qudou 3 ...
多功能数字钟的设计3.1 多功能数字钟的设计原理 数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千家 万户。作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑电路 的控制下完成预定的各项功能[6]。
基于VHDL的数字电子时钟的设计口李琳武汉职业技术学院计算机系湖北·武汉430074摘要：介绍了利用VHDL硬件描述语言结合ISE软件和ModelSlM仿真软件进行计时的结果。通过该例可以为其他电路的设计提供一定的借鉴作用。关键词：VHDL数字钟 ...
发表服务