循环彩灯控制器设计毕业论文

加Q时注明是谁啊!不然我不会通过!

是用单片机做还是用数电芯片做啊？

循环彩灯控制电路的设计与制作利用控制电路可使彩灯（例如霓虹灯）按一定的规律不断的改变状态，不仅可以获得良好的观赏效果，而且可以省电（与全部彩灯始终全亮相比）。近年来，随着人们生活水平的较大提高，人们对于物质生活的要求也在逐渐提高，不光是对各种各样的生活电器的需要，也开始在环境的幽雅方面有了更高的要求。比如日光灯已经不能满足于我们的需要，彩灯的运用已经遍布于人们的生活中，从歌舞厅到卡拉OK包房，从节日的祝贺到日常生活中的点缀。这些不紧说明了我们对生活的要求有了质的飞跃，也说明科技在现实运用中有了较大的发展。在这一设计中我们将涉及有关彩灯控制器的设计，从原理上使我们对这一设计有所了解。将其确实的与我们相联系起来。 循环彩灯的电路很多，循环方式更是五花八门，而且有专门的可编程彩灯集成电路。绝大多数的彩灯控制电路都是用数字电路来实现的，例如，用中规模集成电路实现的彩灯控制电路主要用计数器，译码器，分配器和移位寄存器等集成。本次设计的循环彩灯控制器就是用计数器和译码器来实现，其特点是控制器来控制四组发光二极管，使其能循环发光。 本七彩循环控制电路由交流压降整流电路、时基脉冲发生器、十进制计数器和可控硅触发彩灯电路等组成，其电路如图交流压降整流电路整流稳压输入9V的直流电压，供IC1、IC2等使用。时基脉冲发生器由IC1(555)，R1、RP1、C3等组成，它产生的周期脉冲序列频率为fc=(R1+2R2+RP1)C3其时钟频率及占空比由RP1 调定。 元器件清单序号 名称 型号 参数 数量1 通用电路板 1 2 T 变压器 15V 1 3 C1 电解电容 330μF/25V 1 4 C2 电解电容 100μF 1 5 C3 电解电容 μF/16V 1 6 C4 瓷片电容 1 7 R1 电阻 2kΩ/ 1 8 R2~R5 电阻 1 kΩ/ 4 9 RP 电位器 680 kΩ 1 10 IC0 桥式整流器 桥式整流器 1 11 IC1 7809 1 12 IC2 IN555 1 13 IC2 CD4017 1 14 VD1~VD4 BTA06 4 15 H1~H2 G2HD01 4 16 集成电路插座（8脚） 1 17 集成电路插座（16脚） 1 18 电源线 线经蓝色50cm 课题需要完成的任务：利用电子电路装置控制。控制四路彩灯，每路以20瓦，200伏白炽灯为负载（测试中用发光二极管代替），彩灯双向流动点亮，其闪烁频率在（1～10）赫兹内可调。彩灯控制器包含时钟发生器、顺序脉冲产生电路、可控硅触发电路和直流电源灯组成部分，逻辑电路采用集成电路。参考文献[1]康华光.数字电子技术[M].高等教育出版社，2001.[2]阎石.数字电子技术基础[M].北京:高等教育出版社，2001.[3]祁存荣.电子技术实验基础[M].武汉理工大学教材中心，2002.[4]彭介华.电子技术课程设计指导[M].高等教育出版社，1997.[5]李国丽，朱维勇.电子技术实验指导书[M].中国科技大学出版社，2001.[6]郑家龙，王小海.集成电子技术基础教程[M].高等教育出版社，1997.

系统设计要求 1、要有多种花型变化（至少设计4种）。 2、多种花型可以自动变换，循环往复。 3、彩灯变换的快慢节拍可以选择。 4、具有清零开关。系统设计方案 根据系统设计要求，现设计一个具有六种花型循环变化的彩灯控制器。系统设计采用自顶向下的设计方法，系统的整体组转设计原理图如下图所示，它由时序控制模块和显示控制模块两部分组成。整个系统有3个输入信号：系统时钟信号CLK，系统清零信号CLR和控制彩灯节奏快慢的选择开关SPRRD。9个输出信号LED[8..0]，分别用于模拟彩灯。VHDL源程序时序控制模块的VHDL源程序（）LIBRARY IEEE;USE ;USE ;ENTITY SX ISPORT( SPEED:IN STD_LOGIC; CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; CLK1:OUT STD_LOGIC);END SX;ARCHITECTURE ART OF SX ISSIGNAL CK:STD_LOGIC; BEGIN PROCESS(CLK,CLR,SPEED)IS VARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN IF CLR='1' THEN CK<='0'; TEMP:="000"; ELSIF(CLK'EVENT AND CLK='1')THEN IF(SPEED='1')THEN IF TEMP="001" THEN TEMP:="000"; CK<=NOT CK; ELSE TEMP:=TEMP+'1'; END IF; ELSE IF TEMP="111" THEN TEMP:="000"; CK<=NOT CK; ELSE TEMP:=TEMP+'1'; END IF; END IF; END IF; END PROCESS; CLK1<=CK;END ART;显示控制模块的VHDL源程序（）LIBRARY IEEE;USE ;ENTITY XS IS PORT(CLK1:IN STD_LOGIC; CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0));END ENTITY XS;ARCHITECTURE ART OF XS IS TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6); SIGNAL CURRENT_STATE:STATE; SIGNAL LIGHT:STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN PROCESS(CLR,CLK1)IS CONSTANT L1:STD_LOGIC_VECTOR(8 DOWNTO 0):="001001001"; CONSTANT L2:STD_LOGIC_VECTOR(8 DOWNTO 0):="010010010"; CONSTANT L3:STD_LOGIC_VECTOR(8 DOWNTO 0):="011011011"; CONSTANT L4:STD_LOGIC_VECTOR(8 DOWNTO 0):="100100100"; CONSTANT L5:STD_LOGIC_VECTOR(8 DOWNTO 0):="101101101"; CONSTANT L6:STD_LOGIC_VECTOR(8 DOWNTO 0):="110110110"; BEGIN IF CLR='1' THEN CURRENT_STATE<=S0; ELSIF(CLK1'EVENT AND CLK1='1')THEN CASE CURRENT_STATE IS WHEN S0=> LIGHT<="ZZZZZZZZZ"; CURRENT_STATE<=S1; WHEN S1=> LIGHT<=L1; CURRENT_STATE<=S2; WHEN S2=> LIGHT<=L2; CURRENT_STATE<=S3; WHEN S3=> LIGHT<=L3; CURRENT_STATE<=S4; WHEN S4=> LIGHT<=L4; CURRENT_STATE<=S5; WHEN S5=> LIGHT<=L5; CURRENT_STATE<=S6; WHEN S6=> LIGHT<=L6; CURRENT_STATE<=S1; END CASE; END IF; END PROCESS; LED<=LIGHT;END ART;彩灯控制器顶层设计的VJDL源程序（）LIBRARY IEEE;USE ;ENTITY CAIDENG IS PORT(CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; SPEED:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0));END ENTITY;ARCHITECTURE ART OF CAIDENG IS COMPONENT SX IS PORT(SPEED:IN STD_LOGIC; CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; CLK1:OUT STD_LOGIC); END COMPONENT SX; COMPONENT XS IS PORT(CLK1:IN STD_LOGIC; CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0)); END COMPONENT XS; SIGNAL S:STD_LOGIC; BEGIN U1:SX PORT MAP(SPEED,CLK,CLR,S); U2:XS PORT MAP(S,CLR,LED);END ART;