由时序脉冲发生器的第六级输出周期为100 ms的时钟信号作为缓冲器的内部时钟，将缓冲过的时间信号以b码的格式顺序送入并串转换电路。并串转换电路的置位信号由时序脉冲发生器第六级的q8提供，每100 ms将输入的时间信号锁存一次，时序脉冲发生器的第五级输出的周期为10 ms的时钟作为并串转换的时钟，将并行数据串行输出。时序脉冲发生器通过逻辑门的控制产生了b码的三种脉冲形式：第一种是高电平为2 ms ，低电平为8 ms的脉冲（代表逻辑"0"）；第二种是高、低电平均为5 ms的脉冲（代表逻辑"1"）；第三种是高电平为8 ms ，低电平为2 ms的脉冲（作为位置识别标志和参考码元）。并串转换输出的串行码经过逻辑门的控制，码?quot;1"转化为b码脉冲的第一种形式，码元"0"转化为b码脉冲的第二种形式，即将二进制的时间信号转变成为b码形式。参考码元、时间码元、位置识别标志综合在一起作为真正的b码输出。
