基于 EPM7128 设计的数据合并转换器

摘要：介绍了基于cpld芯片epm7128设计的数据合并转换器。其中，控制串行口数据合并时间的计数器电路和并行数据转换成串行数据的移位电路都是在cpld中完成的，数据块合并由相应的软件实现，最终形成cpm流输出。

0，分频比为80。//