摘 要：通过对Altera公司的SignalTap II基于逻辑分析核的嵌入式逻辑分析仪的特点及使用方法的介绍，并结合实例说明SignalTap II为SOPC设计，提供了实时可视性，减少了验证过程的时间，
关键词：逻辑分析仪；嵌入式；NiosII；SignalTap II
一、SignalTabII嵌入式逻辑分析仪的特点和使用方法
SignalTapⅡ逻辑分析仪专用于QuartusⅡ软件,与其他嵌入式逻辑分析仪相比，他支持的通道数最多，采样深度最大，时钟速率最高。嵌入式逻辑分析仪SignalTapII允许对设计中的所有层次的模块的信号节点进行测试，可以使用多时钟驱动，而且还能通过设置以确定前后触发捕捉信号信息的比例。
可以将SignalTap II 逻辑分析仪捕获的数据导出为EDA工具可以使用的以下工业标准格式：逗号分隔值文件，表格文件，值更改转储文件，向量波形文件。
二、SignalTabII嵌入式逻辑分析仪的使用方法
嵌入式逻辑分析仪 Signal Tap II 在对系统硬件模块进行监测时, 允许对设计中所有层次模块的信号进行监测, 可以使用多时钟驱动, 还能通过设置用以确定前后触发信号信息的比例，实现实时地捕获和显示FPGA系统中的信号。使用Signal Tap II的流程是：建立新的Signal Tap II文件；2．添加待测信号； Signal Tap II参数设置；编译下载。
三、以跑马灯为例说明SignalTabII的实际应用
1 . 软硬件设计
本实验中下载工具选择 Quartus II，首先选择器件、分配管脚, 然后执行全编译。全编译后会生成一些数据文件, 其中扩展名为 hex 的是十六进制输出文件, 它包含了布局布线后的器件、逻辑单元和管脚分配等编程信息。通过下载线将计算机的 COM口与实验板的 COM 口连接起来。
2. Signal Tap II文件参数设置
（1）建立Signal Tap II文件。在跑马灯设计完成并编译后，即可创建一个Signal Tap II文件，直接建立.STP文件，并利用Signal Tap II Edito配置逻辑分析仪的各种参数。
(2)添加被测信号。在Setup窗口的空白处双击，弹出Node Finder窗口，单击List按钮。在这里只选择输出显示信号LED[0-7]。单击OK按钮即将信号调入Signal Tap II信号观察窗。
(3)设置采样时钟。在本工程中用工程的主频时钟信号CLK兼作逻辑分析仪的采样时钟。
(4)设置采样深度。SignalTap II的采样深度最大可达128Kb。在选择采样深度时，必须考虑到FPGA的内存大小。由于到设计中此处选择 1Kb 的采样深度
(5)设置缓冲获得模式。可以指定在SignalTap II触发前和触发后所捕获的数据量，缓冲获得模式主要有环形模式和分段缓冲模式。在此选择环形模式的预触发位置。
(6)设置触发条件。SignalTap II支持基本触发和高级触发的功能。在基本触发中，它支持10级触发级数，对于每一级触发，可以根据设计的需要设置不同的触发电平。触发条件级数在本例中选择默认设置1，其他选项均为默认。
3．系统调试
1．编译下载
将Signal Tap II文件与工程捆绑在一起编译/综合/适配，当编译成功后，打开Signal Tap II窗口，打开实验平台电源，连接JTAG编程口。然后选择硬件通信模式USB-Blaster[USB-0]。单击Scan Chain对实验板进行扫描，成功后即可在窗口中显示FPGA的型号表示系统JATG通信正常，可以进行下载。选择配置文件，将此文件下载到实验台上。
2．采样分析
下载成功后，单击Autorun Analysis按钮，运行Signal TabII逻辑分析仪。利用JTAG接口将根据上传到调试软件中，根据实时运行的结果来对设计进行调试。
从LED的波形可以观察到，LED是下降沿时为亮，LED5-LED7灭，实现了从左向右循环点亮的要求。在线调试得到的波形与跑马灯的设计中所要求的功能完全吻合，在上述调试中，嵌入式逻辑分析仪对信号能够很的监测，保证了设计的正确。而且在测试过程中，可以方便的对信号进行分析，如需要修改设置，如触发条件等，可以停止运行来完成修改。
四、结论
通过以上实例，可以发现在NiosII设计中采用Attera公司的SignalTapII嵌入式逻辑分析仪为系统调试提供了一个很好的途径，并为设计者提供SOPC设计的实时性，大大降低了设计成本，加快了设计周期。用户无需外接专用仪器，就可以通过FPGA器件内部所有信号和节点的捕获对系统故障进行分析和判断。
参考文献：
[1] 邓成，张亚妮等．嵌入式逻辑分析器在FPGA中的应用．现代电子技术．2006，（2）
[2] 胡文军，李英辉．嵌入式逻辑分析器在FPGA中的应用．微计算机信息．2007，(23)
