摘 要：A/D接口在工业控制应用中普遍存在，这就促使了基于各种接口的A/D模块的的诞生。基于CPCI总线的A/D模块通过CPCI总线与主机通信，采用PLX公司的PCI9052实现CPCI接口控制，采用EPM7256实现CPLD内部逻辑控制，并通过光电隔离芯片增加抗干扰能力。该模块已经投入使用，在实际应用过程中性能稳定。
关键词：A/D接口；CPCI；电压；隔离
引言
随着工业控制领域的发展，在实际应用中会经常用到采集和控制功能，因此会使用到A/D模块，该设计中的A/D模块是一种加固型A/D转换模块，采用PCI总线接口，符合PICMG Compact PCI 标准。提供32路单端或16路差分模拟信号输入，采用数字光电隔离。
该设计中的A/D模块主要具备以下功能：
(1) 提供32路单端或16路差分模拟信号输入，电压输入范围：0～＋5V，0～＋10V，－5V～＋5V，－10V～＋10V由软件可选；
(2) 放大器的增益软件可编程控制，增益分别为：1，2，4，8；
(3) A/D转换控制和数据与本地控制及PCI总线采用光电隔离方式；
(4) 使用EPM7256实现CPLD可编程内部硬件扫描及控制逻辑电路。
1 设计原理
该设计的光隔A/D转换模块主要由九个功能块构成：
· 多路模拟输入及通道转换组合控制电路
· 输入模拟信号增益控制电路
· 模拟/数字（A/D）转换及信号范围控制电路
· 光电隔离电路
· 采样数据缓存器FIFO
· 定时器电路
· CPLD可编程内部硬件扫描及控制逻辑电路
· PCI总线接口及控制电路
· 数据传输和中断
该模块主要采用PLX公司的PCI9052芯片作为接口芯片，将总线上的信号连接到EPM7256芯片上，然后由EPM7256芯片实现状态控制、地址译码、数据锁存等功能，之后经过HCPL0631隔离芯片，通过AD1674芯片完成模拟信号的转换。
A/D转换模块采用CPCI总线接口，最主要的有以下几个功能模块：多路模拟输入，增益控制，模拟／数字转换器，光电隔离，控制寄存器、数据寄存器与总线接口逻辑，FIFO存储器。具体连接方式如图1。
图1 A/D转换模块原理框图
2 实现方法
2.1 主要原器件选择
在该设计中采用成熟技术，选用常用、可靠的控制芯片，结合一些常用的外围电路和专用电路实现全部的功能。即选择PCI9052作为接口芯片，利用该芯片实现PCI总线从接口逻辑。
选择ALTERA公司的EPM7256芯片作为CPLD可编程逻辑控制芯片，ALTERA公司时世界一流的FPGA、CPLD和ASIC半导体生产商，所提供的芯片具有可靠性和稳定性。
为了实现模块上的A/D电平转换功能，选择了ANALOG的AD1674作为A/D转换芯片。
2.2 PCI9052与EPM7256硬件接口实现
如图2所示，PCI9052与EPM7256连接的本地总线信号包括地址、数据、控制信号三部分。地址总线的宽度为16位，数据总线的宽度也为16位，控制信号包括读写控制信号和地址锁存信号，当PCI9052要向EPM7256发送数据的时候，先通过BALE信号锁存地址，随后才发送数据和其他信息，反之是通过CHRDY信号来锁存地址和收取数据信息。
图2 PCI9052与EPM7256接口示意图
2.3 A/D转换设计
·多路模拟输入
该功能块主要由若干片多路选择器模拟开关组成，通过控制电路控制32路模拟通道的输入方式（即单端或差分模拟输入）。
·增益控制
该功能块由可编程增益运放来实现对输入信号的放大，放大倍数由输入控制字进行控制，增益分为1、2、4、8 四级。
·模拟/数字（A/D）转换及范围控制电路
该功能块主要由一个12位的A/D转换器集成电路和电子开关组成，通过电子开关的不同组合达到改变A/D不同的转换范围，同时将模拟量转换成数字量。
2.4 计数器和时钟设计
相比其他公司，OKI公司生产的M82C53计数器使用更稳定，性能更出色，其内部有三个均为16位的计数器，可进行二进制或十进制计数，他们的机构完全相同，每个计数器的输入和输出都决定于设置在控制寄存器中的控制字，互相之间工作完全独立。
该模块这部分的功能首先由晶振产生8MHZ的时钟，经过EPM7256里面程序16分频后为500KHZ提供给M82C53作为时钟，经M82C53计数器0分频后作为A/D变换及0~15通道的扫描时钟，计数器1时钟作为定时中断信号，其输出可查询。
M82C53的数据和读写操作等主要是同EPM7256芯片进行操作，具体实现方法见图3。
图3计数器和时钟设计示意图
2.5隔离设计
为了提高抗干扰能力，需要将A/D转换后的数字量、以及控制信号和状态信号通过高速光耦与板上数据和控制链隔离，达到与系统和总线隔离。
光耦隔离芯片采用的是HCPL0631光耦芯片，它体积小、寿命长、无触点，并且抗干扰能力强，输入输出之间绝缘、单向传输等特点，它是一个线性光耦芯片，模拟信号隔离的一个比较好的选择就是用线性光耦，它与普通光耦的却别就是将单发单收的模式增加了一个用于反馈的光接受电路用于反馈，这样就可以通过反馈通路的非线性来抵消直通通路的非线性，从而达到实现线性隔离的目的。
本模块设计中的信号隔离处理如图4所示。
图4 单个光耦隔离芯片设计示意图
一个HCPL0631光耦芯片可以处理两路信号的隔离，这里要强调的是，隔离芯片的这两路信号的输出端OUT1和OUT2最好单独各自接一个电阻，如果用一个电阻将两路输出端同时拉高至ISOVCC的话，这两路将同时共流，某一路的电流可能会分得不够，从而导致信号不稳定，影响模块的使用，这方面已经通过验证得到了肯定。
2.6电源设计
本模块用到了四种电源，其中PCI总线信号为5V，A/D核心转换芯片和模拟开关、运放芯片需要用到+15V和-15V电压，而本模块还有隔离功能，隔离芯片需要用到隔离后的5V电压（ISO_VCC）。
5V电压由系统提供，+15V和-15V电压由Murata公司的BWR-15/275-D5A模块转换提供；隔离电压也是由Murata公司的ISO_VCC由UST-5/500-D5模块转换提供。该电压转换模块封装小巧，外围电路简单，具有很好的转换效率和稳定性。
3 CPLD 逻辑设计
CPLD（Complex Programmable Logic Device）复杂可编程逻辑器件是从PAL和GAL器件发展出来的器件，相对而言结构复杂，属于大规模集成电路范围。是用户根据各自需求而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电
缆将代码传送到编程芯片中。
本模块内的逻辑功能块由A/D计数器、数据缓存器FIFO、数据寄存器、状态寄存器、控制寄存器、地址译码、读写逻辑和中断电路等构成内部总线逻辑，并通过数据缓冲器与PCI总线进行数据交换，具体方式见图5。
图5 FPGA内部电路示意图
4 结语
该模块的环境指标符合相关军用标准，可以在振动、冲击、低温、高温、湿热和强电磁干扰等恶劣环境下可靠地工作，经长时间考核，本系统运行稳定并且可靠。
参考文献：
[1] 周群，李宇，张吉.基于CPCI总线的智能A/D、D/A模块设计[J],现代电子技术,2009.
[2] 陈利学，孙彪，赵玉连.微机总线与接口设计[M]成都：电子科技大学出版社,1998.
[3] 杨恒，李爱国.FPGA/CPLD最新实用技术指南[M].北京：清华大学出版社,2005
