发布时间：
基于PID的锅炉温度控制系统设计 摘要:利用BP神经网络PID控制具有逼近任意非线性函数的能力,将神经网络PID与LabVIEW友好地人 机交互结合,实现对锅炉温度的控制.仿真结果表明,该系统具有更小的超调量,并且更快地到达需要的控制温 度. 关键词:BP神经网络;PID控制;温度控制 温度是锅炉生产蒸汽质量的重要指标之一,也是保证锅炉设备安全的重要参数.同时,温度是影响锅 炉传热过程和设备效率的主要因素.例如,在利用烟化炉对锌、铝冶炼过程中,如果温度过低,则还原速度 和挥发速度都会降低;但温度也不宜过高,否则在温度超过1 250℃时,可能形成Zn-Fe合金,有害于烟 化炉的作业,因此温度的精确测量和控制是十分必要的.作为工业控制系统中的基本方式,PID控制对于 动态反应较缓慢的工业过程是非常好的控制规律[1].但是,当工业过程复杂,负荷变化很多,对象的纯滞 后又较大时常规PID控制达不到要求,为了解决上述问题系统采用PLC作为下位机,PC作为上位机,利 用labVIEW构造人机交互界面,应用神经网络PID对系统进行控制,设计锅炉温度的监制电路. 1 系统总体设计 系统通过热电偶传感器检测出锅炉的温度,采集的信号经过A/D电路转换后传给PLC控制器.PLC 根据数据做出判断,当锅炉处在升温阶段时对锅炉进行加热,当锅炉处于保温段时调用PID算法控制温 度满足输出要求.同时PLC把数据传给PC机,PC机做出显示和报警.具体电路如图1所示. 1·1 主控芯片 S7-300PLC是西门子生产的模块式中小型PLC,提供了大量可以选择的模块,包括:PS 电源模块、CPU模块、IM接口模块、SM信号模块、FM功能模块和CP通信模块.其中FM模块可实现高 速级数、定位控制、闭环控制功能;CP模块是组态网使用的接口模块常用的网络有PROFIBUS,工业以太 网及点对点连接网络.这些模块可以通过U形总线紧密地固定在轨道上,一条导轨共有11个槽号:1号槽 至3号槽分别放置电源、CPU、IM模块4号槽至11号槽 可以随意放置其他模块. 1·2 通信网络 一般的自动化系统都是以单元生产设备 为中心进行检测和控制,不同单元的生产设备间缺乏信息 交流,难以满足生产过程的统一管理.西门子全集成自动 化解决方案顺应了当今自动化的需求,TIA从统一的组态 和编程、统一的数据管理及统一的通信三方面集成在一 起,从现场级到管理级,可以使用如工业以太网、PROFIB- BUS,MPI,EIB等通信网络.根据设计的需要可以自由选择通信网络的配置[2]. 1·3 温度传感器 热电偶是将2种不同的导体焊接起来组成闭合回路,当两端节点有温度差时,两端点 之间产生电动势,回路中会产生电流,这种现象称为热电效应.热电偶温度传感器就是利用这一效应来工 作的.在工业生产过程中被测点与基准节点之间的距离常常过远,为了节省热电偶材料,降低成本,通常采 用补偿导线的方式进行补偿[3]. 1·4 显示界面 LabVIEW是美国NI公司推出的图形化工业控制测控开发平台,是目前应用最广、发展 最快、功能最强的图形软件集成开发环境.LabVIEW具有界面友好、开发周期短等优点,广泛应用于仪器 控制、数据采集、数据分析和数据显示等领域.所以,我们可以在计算机上采用它来实现对设备运行状态的 监控,同时也可以对各种数据进行采集显示.系统的温度显示界面如图2所示. 2 系统控制算法设计 PID控制是工业过程控制中最常用的一种控制方法, 但常规的PID控制在被控对象具有复杂的非线性时,如锅 炉的温度控制,不仅具有较大的纯延迟,而且模型也不确 定时,对于这种对象往往难以达到满意的控制效果.BP神 经网络PID控制具有逼近任意非线性函数的能力,通过神 经网络自身的学习,找到最佳组合的PID控制参数,以满 足控制系统的要求.具体的神经网络PID控制系统框图如 图3所示. 设PID神经元网络是一个3层BP网络,包括2个输入节点,3个隐含层节点,1个输出接点.输入节 点对应所选的系统运行状态量,如系统不同时刻的输入量和输出量等,必要时要进行归一化处理.输出节 点分别对应PID控制的3个可调参数KP,KI,KD.输入层的2个神经元在构成控制系统可分别输入系统 被调量的给定值和实际值.由文献[4]和[5]中的前向算法可得到输出层的权系数计算公式为: 3结论 PID控制算法是一种易于实现而且经济实用的方法,具有很强的灵活性,但在被控制对象具有复杂的 非线性时,难以满足控制要求,而神经网络PID控制具有逼近任意非线性函数的能力,神经网络PID与 LabVIEW结合实现对锅炉温度的数据采集、控制和显示,提高了锅炉监控系统的效率. 参考文献: [1] 邓洪伟.供暖锅炉温度和压力的PLC控制[J].动力与电力工程,2008(18):93-94. [2] 张运刚.西门子S7-300/400PLC技术与应用[M].北京:人民邮电出版社,2007. [3] 何希才.传感器及其应用实例[M].北京:机械工业出版社,2004. [4] 何离庆.过程控制系统与装置[M].北京:重庆大学出版社,2003. [5] 舒怀林.PID神经元网络及其控制系统[M].北京:国防工业出版社,2006.
建议你去"幸福校园"看看 里面有些样子 你可以参考 第一章 前言本论文介绍单片机结合DS18B20设计的智能温度控制系统，系统用一种新型的“一总线”可编程数字温度传感器（DS18B20），不需复杂的信号调理电路和A／D转换电路能直接与单片机完成数据采集和处理，实现方便、精度高、功耗低、微型化、抗干扰能力强，可根据不同需要用于各种温度监控及其他各种温度测控系统中。美国DALLAS最新单线数字温度传感器DS18B20，具有微型化低功耗、高性能、可组网等优点，新的“一线器件”体积更小、适用电压更宽、更经济 Dallas 半导体公司的数字化温度传感器DS1820是世界上第一片支持 “一线总线”接口的温度传感器。一线总线独特而且经济的特点，使用户可轻松地组建传感器网络，为测量系统的构建引入全新概念。DS18B20的测温分辨率较高，DS18B20可直接将温度转化成串行数字信号，因此特别适合和单片机配合使用，直接读取温度数据。目前DS18B20数字温度传感器已经广泛应用于恒温室、粮库、计算机机房。测量温度范围为 -55°C~+125°C，在-10~+85°C范围内,误差为±°C。现场温度直接以“一线总线”的数字方式传输，大大提高了系统的抗干扰性。适合于恶劣环境的现场温度测量，如：环境控制、设备或过程控制、测温类消费电子产品等。新的产品支持3V~的电压范围，使系统设计更灵活、方便。而且新一代产品更便宜，体积更小。 DS18B20可以程序设定9~12位的分辨率，精度为°C。可选更小的封装方式，更宽的电压适用范围。分辨率设定，及用户设定的报警温度存储在EEPROM中，掉电后依然保存。DS18B20的性能是新一代产品中最好的！性能价格比也非常出色！DS18B20使电压、特性及封装有更多的选择，让我们可以构建适合自己的经济的测温系统。
用DS18B20测试温度，然后做出相应的控制，也可以报警创新方面可以做多路温度测试和控制吧，加温度显示，用LED数码管或者LCD显示屏
我可以把程序和电路图给你。全是本人亲自做的。
运用对比，必须对所要表达的事物的矛盾本质有深刻的认识。对比的两种事物或同一事物的两个方面，应该有互相对立的关系，否则是不能构成对比的。
浅论FPGA的VGA汉字显示系统设计与实现论文
在日常学习和工作中，大家都接触过论文吧，通过论文写作可以提高我们综合运用所学知识的能力。相信写论文是一个让许多人都头痛的问题，下面是我为大家整理的浅论FPGA的VGA汉字显示系统设计与实现论文，欢迎阅读，希望大家能够喜欢。
摘要：
提出一种基于Xilinx公司的Spartan一3E的FPGA显示方案，由于FPGA芯片具有可靠性高、编程灵活、体积小等优点，采用其控制 VGA接口进行汉字显示，有效地解决了通用处理器控制VGA接口显示汉字的缺点。对新方案进行理论分析和实验，结果证明该方案达到了预期效果。
关键词：
显示绘图陈列；现场可编程门陈列；VGA汉字显示
随着科技的发展，VGA汉字显示系统的应用范围越来越广泛，传统的VGA字符显示方案是通过通用处理器控制VGA接口显示字符信息的，这种显示方案是以通用处理器为核心的处理系统，整个系统体积大、可靠性不高且灵活性差，不适合便携设备的设计。而FPGA芯片具有可靠性高、编程灵活和体积小等特点，因此用FPGA技术来实现VGA汉字显示可以有效解决传统技术中的缺点。
FPGA管脚资源丰富，运行速度快，可以实现大规模的系统设计，而且由于FPGA具有可重构能力和抗干扰能力强等优点，使其越来越多地应用于工业控制领域。利用FPGA控制VGA显示汉字，可使汉字显示脱离Pc机的控制，构建体积小、功耗低的各种嵌入式系统，可应用在人机界面、地面勘测、电子设备、智能仪表和性能监测等方面。
1、VGA汉字显示
VGA的汉字显示是利用VGA的显示原理，使用正确的时序信号对VGA接口相应管脚进行控制输出RGB颜色信息来显示相应的字符信息，其中VGA显示原理及时序信号的控制必须遵循VGA的工业标准。显示处理前端中的SRAM中存储的每一位数据对应相应LCD显示屏上一个像素点的亮和灭，“1”表示亮，“0”表示灭。在显示设备上显示汉字也就是按照汉字的点阵图向显示器上输出1或0的高低电平，从而在显示器上显示出具体的汉字。
2、VGA显示控制器的FPGA实现
FPGA芯片作为中央控制器控制整个系统的处理，根据自顶向下的设计流程，按照层次化、结构化的设计方法可以将FPGA系统划分为以下几个模块：顶层模块、分频模块、VGA控制模块、存储功能模块和RAM读取控制模块。系统工作原理：系统加电FPGA芯片读人配置信息，配置完成后，FPGA进人工作状态，将要显示的汉字的字模信息初始化到单口RAM中，由系统时钟产生时序，程序根据时序信息控制VGA接口输出行、场同步及颜色信息到显示器上。
顶层模块
根据自顶向下设计方法，首先定义顶层功能块。顶层模块处于重要的位置，定义好顶层模块功能后，才能进而分析哪些是构成顶层模块必要的子模块，然后进一步对各个子模块进行分解，直到达到无法进一步分解的底层功能块。顶层模块主要负责规定各个模块之间的数据信号和控制信号的连接关系，也就是实例化各子模块，并且接收RAM读取控制模块传来的汉字字模信息数据流，根据数据流信息中比特位为1的位赋予红色，为0的位赋予蓝色，即用红色表示汉字，用蓝色来填充背景。
分频模块
时序的驱动是设计VGA显示的控制需要注意的一个重要问题，这也是实验是否成功的关键设计。时序不正确，必定不能正常显示，有时甚至会损坏显示设备。因此，对于时序的设计我们必须遵循VGA的工业标准，在设计中使用的分辨率为640×480，根据VGA的工业标准，其像素的刷新率为25MHz。
而实验采用的实验板提供的时钟频率为50MHz，因此必须将系统进行分频设计，即进行二分频的设计。50MHz的时钟频率经过分频后得到实验所需的25MHz频率，此频率将作为顶层控制模块，VGA控制模块和RAM读取控制模块的系统时钟。
VGA控制模块
VGA信号的电平驱动是设计VGA显示的控制需要注意的另一个重要问题，这是正确显示文字图像的重要设计，如果设计不当，那么在显示器上就不能正确显示文字图像。这个模块主要是根据VGA的工业标准进行设计的，用verilog语言将工业标准用程序表示出来。
VGA时序信号产生包括行点计数器x—cnt(计数个数用 表示)、场点计数器y—cnt(计数个数用rt 表示)、行同步信号hsync、场同步信号vsync、有效显示区Visible area等。其中行点计数器是800进制计数器，场点计数器是525进制计数器。根据VGA时序的工业标准行、场同步信号有4种状态：同步脉冲信号 (Sync)，显示后沿信号(Back Porch)，可视显示区(Visible area)，显示前沿(Front Porch)。
这4种状态具有很清晰的时序规律，可以用有限状态机来实现这4种状态的转换，用h—state来表示行同步状态机的4种状态：h—sync，h—back，h—visible，h—front;v—state来表示场同步状态机的4种状态：v—sync，v—back，v— visible，v— front。行、场计数器的值决定了状态机在何时进行状态翻转。
行状态机复位时，进入行同步状态h—sync，此时行同步信号输出低电平;当行计数器的计数值达到96时，状态机翻转进人行消隐后沿h—back状态，此时仍为消隐阶段;当行计数器的计数值达到144时，状态机翻转进入h—visible状态，它对应每行的有效显示区域，共包含640点，在此区域以外的任何部分都不被显示;当行计数器的计数值达到784时，状态机进入行消隐前沿h—front状态，此时处于消隐阶段。当行计数器计数值达到799时，行状态机进入h—sync状态，同时行计数器的复位信号为高电平，计数器复位。
与行有限状态机状态转移类似，需要注意的是行扫描是从左到右地扫描显示，而场扫描是自上而下地扫描显示，显示区域中行与场确定的一个坐标位置为一个像素点，并且只有在行、场状态都为有效可视状态(h—visibl~=1且v—visible=1)时，即行有效显示区域和场有效显示区域的逻辑与值为1时，才能在显示设备上显示。行、场消隐信号的逻辑与为复合消隐信号，处于复合消隐阶段的信号不能在显示设备上显示。
存储功能模块
存储功能模块的主要功能是存储文字信息，其存储媒介为FPGA内部的硬核块RAM，块RAM是以硬核的方式内嵌到FPGA芯片中的，不占用芯片的逻辑资源，是FPGA芯片内部的一种宝贵资源。FPGA内嵌的块RAM组件可配置为单口RAM、双口RAM、分布式ROM、块ROM、内容地址存储器CAM和先进先出存储器FIFO等存储结构 J。
本文中所做实验只进行文字显示，所以可以使用单口RAM存储文字信息，如果想实现更复杂的设计如：文字的滚动显示、图片的动画显示等可以使用双口RA M进行设计。实验使用开发软件XinlinxISE中的IP核生成工具CORE Generator生成实验用的单口RAM，并将其要显示的文字信息初始化到RAM中。实验设置显示7个汉字，每个汉字为16×16点阵，所以RAM的数据深度为l6，数据宽度为112。在工程项目里利用IP核生成工具生成单口RAM，在生成过程中把RAM的数据深度、宽度设置正确，并把事先做好的.coe文件即汉字的字模信息初始化到RAM中。
RA M读取控制模块
RAM读取控制模块是VGA显示设备和存储数据信息的RA M之间通道，为了使VGA显示设备能够准确的显示文字图像信息，必须严格遵循显示设备的扫描规律，产生相应的显示信息。块RAM中的存储地址是由0到16 组成的一维的'连续地址空间，实验显示的是由7个汉字组成的16×16的点阵，如果把这7个汉字看成一个整体，那么这个整体将占用112×16个像素点。本模块包括以下3部分内容：取出汉字字模信息，行、场计数器和坐标定位设计。
显示汉字必须首先把汉字的字模信息提取出来，可以利用一个深度为16的寄存器将RAM中的汉字字模信息暂存，待字符位置定位后再从寄存器中取出相应显示信息产生汉字字模信息的数据流;用行列计数器确定坐标点，并用坐标的位置来确定文字显示位置，其实现与VGA时序控制中的行、场计数器一致;汉字显示区域实验从屏幕的坐标点(400，240)到坐标点(512，256)区域内显示字符。
当坐标计数器刷新到坐标点(400，240)时就要相应地取寄存器地址中的第1个数据作为产生汉字的第1行点阵信息的数据流，直到坐标点 (512，240)时结束第1行的显示，当坐标计数器刷新到坐标点(400，241)时就要取出寄存器中显示汉字的第2行点阵信息，直到坐标点 (512，241)时结束第2行的显示，同理直到到达坐标点(512，256)时结束字符显示。本模块产生的字符数据流将交由顶层模块来控制其显示颜色。
3、系统实验
实验环境开发工具：Xilinx ISE ;开发语言：Verilog;仿真工具：Xilinx ISE Simulator;实验开发板：Xinlinx公司的Spartan一3E。
仿真结果
利用ISE内部的仿真软件对系统进行仿真。由仿真可以看出行、场同步(hsync、vsync)信号都有效(值为1)，且行、场都处于可视区域内(水平有效显示区宽度与垂直有效显示区宽度逻辑与的区域为可视区域 )，输出使能信号vailid值为1，此时可以输出汉字信息，可以看出，当输出条件满足时，从SRAM中获取汉字信息，并将其输出，当有汉字输出时 vga—r值为1，即输出汉字颜色为红色，无汉字输出时为背景色蓝色。
实验结果
对实验进行调试，将编程数据下载到FPGA芯片中，再由显示器将汉字输出。本实验只做了一句话的实验测试，如果要实现更多字符显示，可以将更多字符信息存储到RAM字符信息库中，调取RAM中的信息进行显示即可。
4、结束语
用FPGA来控制VGA显示，可以克服使用通用处理器设计系统所带来的不便和缺点。使用块RAM存储汉字信息，不占用芯片的逻辑资源，不仅能保证较高的工作频率，而且还具有很低的动态功耗。实验实现了基于FPGA的汉字显示，方便了汉字信息的写入及内容的修改，可使汉字的显示脱离 Pc机控制，减少控制器的体积，对于小型嵌入式系统及各种便携式设备实现汉字显示具有重要的现实意义和工程实用价值。
拓展：
论文格式与要求
一般而言，非211、985学校的本科毕业论文字数在6000-8000左右(工程类需要制图的专业则会超过这个数字)，而一些要求较高或者重点学校则要求论文字数在1万左右或以上，总之各个学校在论文字数上的规定都有细微的差异。
一、本科生毕业论文主要内容
1、题目 (宋体，小二，居中)
2、中文摘要(200字以上)，关键词;字体：宋体、小四号，字符间距：标准;行距：20磅
3、英文摘要，关键词;
4、目录
5、正文;字体：宋体、小四号，字符间距：标准;行距：20磅
6、参考文献。期刊内容包括：作者 题名，刊名，年，卷(期)：起始页码-结束页码。著作内容包括：作者、编者，文献题名，出版社，出版年份，起止页码。
7、附件：开题报告和检查情况记录表
二、格式要求
1、书写格式要求：填写项目必须用碳素或蓝黑墨水钢笔书写;
2、文稿要求：文字通顺，语言流畅，版面整洁，便于装订。Word文稿A4纸打印。
3、图纸要求：图面整洁，布局合理，线条粗细均匀，圆弧连接光滑，尺寸标准规范，文字注释必须使用工程字书写;
4、曲线图表要求：所有曲线、图表、线路图、流程图、程序框图、示意图等不得简单徒手画，须按国家规范标准或工程要求绘制;
5、公式要求：所有公式不得徒手书写，利用Microsoft公式编辑器或Mathtype编辑。
三、毕业论文份量要求：
毕业论文字数一般不少于万字或相当信息量。外文文献阅读量的具体要求，由指导教师量化。
四、 毕业论文规范审查工作由指导教师具体负责，从毕业论文质、量、形式等规范方面对论文答辩资格进行审查。审查合格者方能参加答辩。凡质、量、形式等方面审查不合格者，应责令其返工，直到达到要求为止，否则不准参加毕业答辩。对于在校外进行毕业论文的学生，其论文答辩资格审查回校进行。
五、毕业论文档案应包括以下内容：
1、大学毕业论文(设计)封面(教务处统一印制);
2、毕业论文，包括题目及目录、开题报告、内容提要、正文及相关图表、参考文献及其他附件等;
3、指导教师、答辩委员会评阅意见、成绩评定表;
4、其他附件;
免责声明：本站文章信息来源于网络转载是出于传递更多信息之目的，并不意味着赞同其观点或证实其内容的真实性。不保证信息的合理性、准确性和完整性，且不对因信息的不合理、不准确或遗漏导致的任何损失或损害承担责任。本网站所有信息仅供参考，不做交易和服务的根据，如自行使用本网资料发生偏差，本站概不负责，亦不负任何法律责任，并保证最终解释权。
基于 AT89C52 的多周期同步测频技术的实现黄晓峰 上海工程技术大学高职学院,上海 200437 摘 要：论述了传统的频率测量方法的原理及误差。提出了基于 AT89C52 实现多周期同步测频的新方法。 构造了与待测信号同步的多周期闸门时间，实现了时基信号与待测信号的准同步计数，系统只用一个定时/ 计数器 T2 实现了多周期同步测频。该频率测试仪结构简单，成本较低，能够在高低频段范围内实现频率参 数的等精度测量，具有较高的测量精度和较短的系统反应时间。 关键词：频率测量；多周期同步；闸门时间；AT89C52；捕捉方式； 关键词：频率测量；多周期同步；闸门时间；AT89C52；捕捉方式；等精度测量 中图分类号： 中图分类号： 文献标识码： 文献标识码：B 文章编号： 文章编号： Realization of multi-cycle synchronization based on AT89C52 HUANG Xiao-Feng Vocational Technical College, Shanghai University of Engineering Science, Shanghai, 200437 Abstract：The traditional frequency measuring principles and the errors are introduced. The new way of ： multi-cycle synchronization based on 89C52 is presented. By structuring multi-cycle gate time synchronistically with the frequency signal, the system use only T2 to acquire under synchronous time base with the frequency signal, and realize the new method of multi-cycle synchronization frequency measuring .With the characteristics of a simple structure ,low cost, high accuracy and short measuring time, this frequency meter can realize equal precision measurement from high frequency to low frequency . Keyword：frequency measurement; multi-cycle synchronization; gate time;AT89C52; capture function；equal ： precision measurement 0 引言 频率作为一种最基本的物理量，是电子测量技术中最重要的被测量之一。本文详细论 述了传统频率测量方法及原理， 并对各种方法的测量误差进行了分析。 为保证频率测量精度 和兼顾测量反应时间， 采用多周期同步测频技术， 设计了以 AT89C52 单片机为核心的频率参 数测试仪， 由于充分利用 AT89C52 片内定时器/计数器 T2 所特有的捕捉功能， 使得该频率参 数测试仪的软硬件结构简单， 实现了对高低频段频率参数的等精度测量， 具有较高的测量精 度和较短的系统反应时间。 1 传统测频方法及其误差分析 频率测量的方法主要有 M 法、T 法以及 M/T 法 [1] 。M 法的基本测频原理是在选定的 闸门时间 T 内对被测脉冲信号进行计数，根据计数值 N x 和闸门时间 T 求得所测脉冲信号的 频率。在 M 法中，由于闸门时间 T 由标准频率源决定，而单片机的标准频率源是由晶振频 率分频后获得， 因而保证了闸门时间 T 的精确性。 但由于闸门的启闭与待测计数脉冲不同步， 闸 门开 通时间 通常 不是待 测信 号周期 的整数 倍， 存在 待测脉 冲信号 的计 数量 化误差 ?N x = ±1 。由 M 法的测频原理可知，待测信号频率 1 fx = Nx N ? f0 = x N0 T （1） 设待测脉冲频率的准确值为 f xd ， 由于单片机测频系统中的标准频率源通常是由晶振产 生的频率信号分频后得到的， 而晶振的稳定性很高， 只要按测量精度要求选择合适的晶振后， 由标准频率源的不稳定性所造成的测频误差就可以被忽略掉 （文中的误差分析均是在忽略标 准频率源的不稳定性下做出的） 。设 δ Mx 为测量的相对误差 δM x = f xd = 得 δ Mx = f xd ? f x f xd （2） N x + ?N x T = ?N x N x + ?N x ≤ (3) f xd ? f x f xd 1 Nx (4) 由式(4)知， 当待测脉冲信号频率较高时， 在闸门时间 T 内被测信号脉冲的计数值 N x 较 大， δ Mx 很小，M 法能够达到较高的测量精度；而当待测脉冲信号频率较低时，在闸门时间 T 内 N x 较小， δ Mx 很大，测频精度降低。例如，被测信号的频率为 100HZ，则在 1S 内的相对误差 δ M x =1％。 而当待测脉冲信号的频率为 10HZ， f x 在 T =1S 内的相对误差 δ M x =10％。 则 虽然可以通过增大闸门时间 T 来提高测量精度，但闸门时间 T 过长将使系统的测量时间过 长，无法满足实时性的要求。 T 法的基本原理是在待测脉冲的一个周期内对标准频率信号进行计数，根据计数值 N 0 和标准信号的频率 f 0 求得待测脉冲信号的频率。在 T 法中，由于闸门时间 T 由待测脉冲信 号决定，不存在待测脉冲信号计数的量化误差 ?N x 。但由于闸门的启闭与标准频率源不同 步，故存在对标准频率源信号的计数量化误差 ?N 0 = ±1 。由 T 法的测频原理可知，待测信 号频率 f x = 1 N 0T0 = f 0 N 0 其中 T0 为标准频率源信号的周期。同理，可得 (5) δ Tx = f xd ? f x f0 f = ? 0 N 0 + ?N 0 N 0 f xd f0 N 0 + ?N 0 (6) 2 = ?N 0 N 0 ≤ 1 N 0 由于闸门时间 T 是待测脉冲信号周期的整数倍， 当待测脉冲频率较低时， 闸门时间 T 较 长，对标准频率源的计数值 N 0 较大，测量精度高；而当待测脉冲频率较高时，闸门时间 T 过短，甚至与标准频率源信号周期相近，故高频测量时 T 法存在严重的测量误差。 理论分析表明， 无论采取何种补偿措施， 都无法同时消除对待测脉冲和标准信号的计数 量化误差。将 M 法和 T 法结合起来就是 M/T 法，M/T 法结合了 M 法和 T 法各自的优点，在被 测信号频率较高时采用 M 法，频率较低时采用 T 法，这样在高、低频信号测量中都能获得较 高的精度。但由于在 M 法中， ?N x 随着被测信号频率的降低而增大，在 T 法中 ?N 0 随着被 测信号频率的增大而增大， 因此必存在 M 法和 T 法的分界点， 在该点高低频测量的相对误差 相等且达到最大，即 δ max = δ M x = δ T x 。我们将该点的频率称为中界频率 f C ，由式(1)知 N x = f x ? T ，由式(5)得 N 0 = f 0 f x ，则中界频率 f C = f 0 T 。虽然 M/T 法能够在两端获 得高精度，但在中界频率处的误差却总是最大的。本系统采用多周期同步测频原理，利用 AT89C52 片内定时器/计数器 T2 所特有的捕捉方式，实现对信号频率、周期、脉宽以及占空 比的测量。 2 多周期同步测频原理及其误差分析 多周期同步测频技术的基本原理是在待测脉冲的 m 个周期内同时对对待测脉冲和标准 信号计数， 根据待测脉冲的计数值 N x 和标准信号的计数值 N 0 求得被测信号的频率 [2,3] 。 由 于闸门时间 T 为待测脉冲的 m 个周期即闸门时间与待测脉冲同步，从而消除了待测脉冲的 计数量化误差 ?N x 。但由于闸门的启闭与标准信号不同步，故仍存在对标准信号的计数量 化误差 ?N 0 = ±1 。设两个计数器在闸门时间 T 内同时对待测脉冲和标准信号的计数值分别 为 N x 和 N 0 ，则待测信号频率 fx = Nx T f0 = N0 T 消去闸门时间 T ，得 f x = N x ? f 0 N 0 (7) (8) (9) 同理，相对误差 δ = f xd ? f x f xd f0 f ?N ? Nx ? 0 x N + ?N 0 N0 = 0 f0 ? Nx N 0 + ?N 0 (10) = ?N 0 N 0 ≤ 1 N 0 = 1 f 0T 3 由式(10)知， δ 只与标准频率源的频率 f 0 和闸门时间 T 有关，与待测脉冲的频率 f x 无 关，实现了整个测量频段内的等精度测量，使测量精度大大提高。对于标准信号的计数量化 误差 ?N 0 ，虽然可以通过提高标准频率源的频率 f 0 和加大闸门宽度 T 来减小，但需要考虑 标准频率源工作频率的限制，以及加大闸门宽度 T 所带来的系统测量时间的增加。 3 基于 AT89C52 的多周期同步测频技术的实现 AT89C52 片内有 1 个 16 位的定时/计数器 T2，T2 除具备和定时/计数器 T0、T1 相同的 功能外，还具有捕捉方式、16 位自动重装等功能 [4,5] 。所谓捕捉功能就是当 T2 的外部输入 端 T2EX()的输入电平发生负跳变时,就会把 TH2 和 TL2 的内容同时记录到特殊功能寄存 器 RCAP2H 和 RCAP2L 中，并将外部中断标志 EXF2 置位，向 CPU 发出中断申请信号。T2 的 捕捉功能避免了 CPU 在读计数值的高字节时， 低字节还在变化所引起的读数误差， 更重要的 是，T2EX()上输入电平连续两次负跳变的计数差值,就是外部输入脉冲的周期。 依据多周期同步测频技术的原理，将 AT89C52 的定时/计数器 T2 设置为定时器捕捉工 作方式，闸门时间 T 为 m 个待测脉冲周期，被测信号经放大、整形、分频后送入 T2 的外部 输入端 T2EX()，在待测信号产生第一次负跳变时，TH2 和 TL2 中的内容（即时基脉冲计 数值）被同时捕捉至特殊功能寄存器 RCAP2H 和 RCAP2L，并在 T2 外部中断服务程序中记录 待测信号下降沿的数目， 以此实现闸门开启及待测脉冲及和时基脉冲的同时计数， 闸门时间 到时（即 T2 的外部输入端 T2EX 检测到第 m + 1 个待测脉冲下降沿） ，一次测量过程结束。 在此过程中， 当外部待测脉冲的下降沿到来或定时器 T2 产生对时基脉冲的计数溢出时， T2 外部中断标志 EXF2 或 T2 溢出标志 TF2 置位，并向 CPU 发出中断申请信号。CPU 相应中 断后，在 T2 中断服务程序中通过软件判断是 EXF2 还是 TF2 产生的中断，并进行相应的处 理，是 EXF2 产生的中断就记录下待测脉冲下降沿的数目，若是 TF2 就记录下 T2 对时基脉 冲的溢出次数。待测频率具体的计算如下： 设闸门时间 T 内共产生了 m + 1 次 T2 外部中断（ m 个待测脉冲）及 N 次 T2 溢出中断， 且设第一个待测脉冲的下降沿到来时 T2 对时基的计数值为 l1 ， m + 1 个待测脉冲的下降沿 第 到来时 T2 对时基的计数值为 l2 ，则 T2 对时基的计数过程如下（包括 N 次 T2 溢出中断） 。 l1 L65535 → 0L65535 → 0L65535 → 0LLL0L65535 → 0Ll2 则闸门时间 T = ( l2 ? l1 + 65536 × N ) × T0 = mTx 其中 T0 为单片机时基信号周期， Tx 为待测脉冲信号周期，故被测信号频率为 fx = k ( l2 ? l1 + 65536 × N ) × mT0 （11） 其中 k 为可编程分频器相应的分频数 4 4 系统的软硬件设计 本系统采用多周期同 步 测 频 原 理 [3] ， 以 盘 AT89C52 单片机为核心， 显 利用其片内定时器/计数 示 器 T2 所特有的捕捉功能， 器 XTAL2 利用定时器 T2 的捕捉功 复位电路 RESET VSS 能及外部中断，软硬件结 GND 合完成待测信号与闸门信 图1 系统硬件组成框图 号的同步，以及待测信号 与时基信号的同时刻计数，使用一个定时器/计数器 T2 实现多周期同步测频技术，使得频率 测试仪的软硬件结构简单易于实现。系统硬件组成框图如图 1 所示，主要由放大限幅电路、 波形转换与整形电路、可编程分频器电路、单片机最小应用系统及键盘显示器电路组成。输 入的正弦波、 三角波等各种形式的小信号电压经放大限幅后， 通过波形转换电路转换为方波 信号，再利用 7414 整形为 TTL 电平信号，利用可编程分频器来扩展频率测量范围的上限， 这样将经过了放大、整形、分频后的待测脉冲送入单片机最小应用系统的 （T2 的外部 输入端 T2EX） ，通过键盘显示器电路来实现被测频率参数（频率、周期、脉宽和占空比） 的选择与动态显示。 放 大 被测信号 与 限 幅 波 形 变 换 整 形 可 编 程 待测脉冲 分 频 器 +5V VCC XTAL1 键 软件采用自顶向下的模块化设计方法 [6] ，将 T2中断服务程序流程图 N 各个功能分成独立的模块，由系统的监控程序统 一管理执行。整个系统由初始化模块、键输入模 块(用于测量参数的选择)、信号频率测量模块、 数据处理模块、数据显示模块等组成。上电后， 首先进入系统初始化模块，在初始化子程序中完 成对定时/计数器 T2 的定时器及捕捉方式的设置， 并启动 T2。 频率测量模块由 T2 中断服务程序完成， 当外 部待测脉冲的下降沿到来或定时器 T2 产生对时基 脉冲的计数溢出时，T2 向 CPU 发出中断申请。 CPU 响应中断后， 通过软件判断是 EXF2 还使 TF2 产生的中断，并进行相应处理。T2 中断服务程序 流程图如图 2 所示。 5 结束语 本文讨论了传统频率测量方法的原理及误 差。在此基础上，对多周期同步测频技术的原理 及其误差进行了详细分析。由于多周期同步测频 技术的测量精度与被测信号的频率无关，实现了 整个测量频段内的等精度测量，消除了 M 法中对 T2外部中断？ Y T2外中断次数加1 T2溢出中断 次数加1 Y 第1个外部 脉冲下降沿？ N 第m+1个外部 脉冲下降沿？ 捕捉寄存器 内容送时基 计数单元1 Y 捕捉寄存器内容 送时基计数单元2 存外中断次数 外中断次数清零 存T2溢出次数 溢出次数清零 清TF2中断 标志 清EXF2中断标志 中断返回 图2 T2中断服务程序流程图 5 被测脉冲信号的计数量化误差 ?N x = ±1 ， 克服了 M/T 法中高低频两端精度高而中界频率附 近测量误差最大的缺陷。 本文提出了基于 AT89C52 实现多周期同步测频方法， 利用 T2 的捕 捉功能和外部中断产生与待测信号同步的闸门时间，通过 T2 的定时功能实现了时基信号与 待测信号的同步计数，使得系统只用一个定时器/计数器 T2 就实现了多周期同步测频技术， 该系统软硬件结构简单，具有较高的测量精度和较短的系统反应时间。 参考文献： 参考文献： [1] 尹克荣.智能仪表中的频率测量方法[J].长沙电力学院学报,2002, 17(1):74-76 [2] 章军,张平,于刚.多周期同步测频测量精度的提高[J].电测与仪表,2003,40(6):16-18 [3] 王连符.测频系统测量误差分析及其应用[J].中国科技信息,2005,(18A):94-94 [4] 李全利.单片机原理及应用技术[M].北京：高等教育出版社，2001 [5] 李群芳 黄建.单片微型计算机与接口技术[M].北京：电子工业出版社,2002 [6] 孙传友,孙晓斌,汉泽西等，测控系统原理与设计[M].北京：北京航空航天大学出版社，2002 作者简介: 作者简介: 黄晓峰(1969-),男,甘肃省甘谷县人,副教授,硕士,研究方向为检测技术及智能仪器仪表、计算机控制。 E-mail: 电话： 6 基于 MCS_51单片机的直流电机转速测控系统设计摘要： 给出了一种基于89C51单片机以及 PWM 控制思想的高精度、高稳定、多任务直流电机转速测控系 统的硬件组成及关键单元设计方法。实验结果表明该系统能实时、有效地对直流电机转速进行监测与控制， 而且输出转速精度高、稳定性好。 0 引言 目前使用的电机模拟控制电路都比较复杂，测量范围与精度不能兼顾， 且采样时间较长， 难以测得 瞬时转速。本文介绍的电机控制系统利用 PWM 控制原理， 同时结合霍尔传感器来采集电机转速， 并经 单片机检测后在显示器上显示出转速值， 而单片机则根据传感器输出的脉冲信号来分析转速的过程量， 并 超限自动报警。本系统同时设置有按键操作仪表， 可用于调节电机的转速。 1 系统方案的制定 直流电机控制系统主要是以 C8051单片机为核心组成的控制系统， 本系统中的电机转速与电机两端的 电压成比例， 而电机两端的电压与控制波形的占空比成正比， 因此， 由 MCU 内部的可编程计数器阵列 输出 PWM 波， 以调整电机两端电压与控制波形的占空比， 从而实现调速。本系统通过霍尔传感器来实 现对直流电机转速的实时监测。系统的设计任务包括硬件和软件两大部分，其中硬件设计包括方案选定、 电路原理图设计、PCB 绘制、线路调试； 软件设计包括内存空间的分配， 直流电机控制应用程序模块的 设计， 程序调试、软件仿真等。 2 硬件设计 C8051是完全集成的混合信号系统级 MCU 芯片， 具有64个数字 I/O 引脚， 片内含有 VDD 监视器、 看门狗定时器和时钟振荡器， 是真正能独立工作的片上系统， 并能快捷准确地完成信号采集和调节。同 时也方便软件编程、干扰防制、以及前向通道的结构优化。 本单片机控制系统与外部连接可实时接收到外部信号， 以进行对外部设备的控制， 这种闭环系统可 以较准确的实现设计要求， 从而制定出一个合理的方案， 图1所示是电机测控系统框图。 图1 电机测控系统框图。 本系统先由单片机发出控制信号给驱动电机， 同时通过传感器检测电机的转速信号并传送给单片机， 单片机再通过软件将测速信号与给定转速进行比较， 从而决定电机转速， 同时将当前电机转速值送 LED 显示。此外， 也可以通过设置键盘来设定电机转速。系统中的转速检测装置由霍尔传感器组成， 并通过 A/D 转换将转速转换为电压信号， 再以脉冲形式传给单片机。这种设计方法具有频率响应高(响应频率达 20 kHz 以上)、输出幅值不变、抗电磁干扰能力强等特点。其中霍尔传感器输入为脉冲信号， 十分容易与 微处理器相连接， 也便于实现信号的分析处理。单片机的 T0口可对该脉冲信号进行计数。 设计时， 可通过单片机的 ～ 五个接口来完成键盘的输入， 口可完成鸣叫和报警， 接电机， ～接显示器的位选， P0口为显示器段选码， 其硬件连接电路如图2所示。 图2 硬件连接电路图。 本系统的脉冲宽度调制(Pulse Width Modulation)原理是： 脉冲宽度调制波由一列占空比不同的矩形脉 冲构成， 其占空比与信号的瞬时采样值成比例。该系统由一个比较器和一个周期为 Ts 的锯齿波发生器组 成。脉冲信号如果大于锯齿波信号， 比较器输出正常数 A， 否则输出0。图3所示为脉冲宽度调制系统的 调制原理和波形图。 图3 脉宽调制过程。 设样本 τk 为均匀脉冲信号， 它的第 k 个矩形脉冲可以表示为： 其中， x {t} 是离散化信号； Ts 是采样周期，τ0是未调制宽度， m 是调制指数。现假设脉冲幅度为 A， 中心在 t=kTs 处， τk 在相邻脉冲间变化缓慢， 那么， 其 Xp (t) 可表示为： 其中， 为电机角速度，结合式(2) 可见， 脉冲宽度信号可由信 号 x (t)加上一个直流成分以及相位调制波构成。当 τ0<<> 因此， 脉冲宽度调制波可以直接通过低通滤波器进行解调。C8051单片机有2个12位的电压方式 DAC， 每个 DAC 的输出摆幅为0 V~VREF， 对应的输入码范围是0x000~0xFFF。通过交叉开关配置可将 CEX0~CEX4 配置到 P2 端口， 这样， 改变 PWM 的占空比就可以调整电机速度。 LED 显示采用动态扫描方式， 并用单片机 I/O 接口扩展输出， 再由三极管驱动各显示器的位选端并 放大电流。独立式按键采用查询方式， 按键输入均采用低有效， 上拉电阻可用于保证在按键断开使其 I/O 口为高电平。单片机的 I/O ()引脚所扩展的5个按键分别定义为： 设置、启动、移位、开始、＋1 功能。硬件电路确定以后， 电机转速控制的主要功能将依赖于软件来实现。 3 软件设计 本系统的软件程序的设计可分为5个步骤： 分别是综合分析并确定算法； 设计程序流程图；合理选择和分配内存单元以及工作寄存器； 编写程 序； 上机调试运行程序。 应用软件的设计可采用模块化结构设计， 其优点是每个模块的程序结构相对简单， 且任务明确， 易 于编写、调试和修改； 其次是程序可读性好， 对程序的修改可局部进行， 而其他部分可以保持不变， 这 样便于功能扩充和版本升级； 另外， 对于使用频繁的子程序， 可以建立子程序库， 以便于多个模块调 用； 最后是便于分工合作， 多个程序员可同时进行程序的编写和调试工作， 故可加快软件研制进度。 本程序采用8051单片机的 C 语言编程来实现。 在系统的程序设计中， 可采用模块化编程实现。 整个软件由主程序模块、转速测量模块、时钟模块、数据通信模块、动态显示模块等组成。各模块均 采用结构化程序设计思想设计， 因而具有较强的通用性； 而采用模块化程序结构则可使软件易于调试、 维护和移植。 系统软件可根据硬件电路的功能与 AT89C51各管脚的连接情况对软件进行设计。以便明确各引脚所要 完成的功能， 从而方便进行程序设计和内存地址的分配， 最终完成程序模块化设计。 本系统为直流电机测控系统。根据系统性能要求， 除复位电路外， 还应该设置一些功能键： 包括启动键、设置键、确定键、移位键、加1键等。由于本系统中的单片机还有闲置的 I/O 口线，而系 统要求所设置的按键数量也不多， 因此， 可以采用独立式按键结构。 根据直流电机控制系统的结构， 该电机转速控制系统为一简单的应用系统， 可以采用顺序的设计方 法。这种设计由主程序和若干个中断服务程序构成， 整个电机转速测控系统可分成六大模块， 每个模块 完成一定的功能。图4所示是根据电路图确定的程序设计模块图。 图4 直流电机控制软件设计模块图。 其中主程序模块主要设置主程序的起始地址、中断服务程序的起始地址、有关内存单元及相关部件的 初始化和一些子程序调用等。其主程序流程图如图5所示。 图5 主程序流程图。 对于定时器 T1 (1s) 子程序的设计，其实在单片机中，定时功能既可以由硬件(定时/计数器) 实现，也 可以通过软件定时程序来实现。软件延时程序要占用 CPU 的时间， 因而会降低 CPU 的利用率。而硬件定 时则通过单片机内的定时器来定时， 而且， 定时器启动以后可与 CPU 并行工作， 故不占用 CPU 的时间， 从而可使 CPU 具有较高的工作效率。 本系统采用硬件定时和软件定时并用的方式， 即用 T1溢出中断功能来实现10 ms 定时， 而通过软件 延时程序实现1 ms 定时。其中 T1定时器中断服务程序的功能主要实现转速值的读入、检测与缓存处理。 对于定时器 T1的计数初值计算， 由于本系统采用的是6 MHz 的时钟频率， 所以， 一个机器周期时 间是2 ?s。这样， 根据 T1定时器产生500 ?s 的定时， 便可以计算出计数初值。 本文设计的转速测控系统的工作方式寄存器 TMOD=00010000B， T1定时器以工作方式2来完成定时。 4 程序调试 程序调试可在伟福仿真软件上进行编制， 该软件支持脱机运行， 纯软件环境可模拟单步、跟踪、全 速、 断点； 源文件仿真、 汇编等， 并可支持多文件混合编程。 仿真调试后的目标程序可以固化到 EPROM， 然后用专门的程序烧写器对89C51单片机进行程序烧写。 5 结束语 本设计采用 C51进行编程， 程序占用存储器单元少， 执行速度快， 并能够准确掌握执行时间， 实 现精细控制。同时由于采用89C51为 CPU，并利用噪声抵抗能力较强的 PWM 控制技术、串行口扩展显示 器接口和 I/O 口扩展键盘， 因而可省去片外 RAM， 而且体积小， 功能全， 小巧灵活，操作方便， 又 可安装在工作现场单独工作。因而具有较大的实用价值和良好的应用前景。
毕业论文管理系统, 自己写这个项目时需要注意以下几点
你可以到七七计算机毕业论文的毕业设计题目列表中找一份。有完整的论文和源码等，很详细
列固为了减小摩擦的是( )独讨论某一点的隶属度毫无意义。对 错 (1). 小的混酥面坯制品
餐饮行业在日常管理经营中仍然有很大一部分企业是在采取纯手工的管理模式,管理的整体科技含量较低。下面是我为大家整理的餐饮管理系统设计论文，供大家参考。
实体店餐饮管理系统设计与实现
餐饮管理系统设计论文摘要
摘要：随着我国市场经济的快速发展，人们的生活水平提高，餐饮业迅速蓬勃发展，传统的手工作业方式已经不能满足餐饮经营者的需求。通过餐饮管理系统对实体店进行管理，具有人工管理所无法比拟的优点，能够极大地提高餐饮管理的效率，增强企业的竞争力。
餐饮管理系统设计论文内容
关键词：餐饮;管理系统;数据库
一、引言
随着社会经济持续高速增长，社会财富迅速增加，广大人民群众收入水平不断提高，生活方式随之发生巨大变化。同时，随着市场经济体制的建立健全和迅速发展，社会物质产品极大丰富，餐饮业蓬勃发展，传统的手工作业方式已经不能满足餐饮经营者的需求了。人工记账、核算、查询等工作既费时、费力，也容易出错。通过在计算机中运行餐饮管理系统，既减少了人力资源，同时提高效率，能为餐饮业赚取更大的利润，同时为消费者提供了诸多方便。
近几年来，计算机网络、分布技术日趋成熟，随着科技的发展，餐饮业的竞争也越来越激烈。想在这样竞争激烈的环境下生存，就必须运用科学的管理思想与先进的管理 方法 ，使点餐与管理一体化。这样不仅可以提高工作效率，也避免了以前手工作业的麻烦，从而使管理者能够准确、有效地管理。因此，需要建立一个科学的餐饮管理系统。
二、系统分析
(一)可行性分析
1. 技术可行性
该系统是一个小型的餐饮管理系统。采用C/S模式，在前台计算机安装客户端，处理信息，将处理结果储存在数据服务器上。目前很多企业都采用SQL Server数据库，处理数据也相当方便，得到了广泛的应用，在技术上是可行的。
2. 经济可行性
对本系统的经济效益与开发成本进行分析。本系统采用C/S结构，只要拥有一台PC电脑，无需复杂设置即可实施，并且相对人工作业来说，节省人力、物力，具有较好的经济效益。
3. 操作可行性
操作可行性指系统的操作方式在用户组织中是否行得通。餐饮管理系统的功能较为简单，页面简单明了，没有那些繁琐的、不必要的操作。用户一看就能够知道应该怎么进行操作。管理员的界面也较为简单，都是些基本的操作，员工可以很快掌握，在操作方面也很容易实现。
(二)功能需求分析
餐饮管理系统是对餐饮流程的数字化的管理，既可以帮助餐厅更好地管理职员信息，又方便了顾客消费，并且不同的用户使用权限不同。具体功能有：用户的登录、基本信息、点/加菜、账单查询、结账、辅助功能、系统维护、系统设置等。
用户登录：用户选择自己的身份(超级管理员、经理、顾客)登录，若身份选择错误，则登不上。用户根据自己的账号、密码及正确的身份登录到系统主界面。
职员信息：超级管理员及经理有权限管理职员的基本信息。职员信息功能模块包括总体职员的查询、职员信息的添加、职员信息的修改以及职员信息的删除。
桌台信息：超级管理员及经理有权限管理桌台的基本信息。桌台信息功能模块包括桌台的查询、桌台信息的添加、桌台信息的修改及桌台信息的删除。
点/加菜：该功能实现顾客点菜及加菜。
账单查询：顾客可根据自己的消费情况，查询自己的账单。
结账：根据该桌台的消费情况及包间费，汇总出总价，并可计算实收与找零。
辅助功能：作为一个系统，应该具备一些辅助的功能，如日历及计算器。
系统维护：只有超级管理员才有这样的权限，可实现权限管理、系统备份、系统恢复。
系统设置：包括系统的口令设置及锁定系统。
三、系统设计与实现
系统模块主要包括五个主要模块：基本信息模块、桌台操作模块、系统设置模块、辅助工具模块、退出模块。其中基本信息模块又分两个子模块：桌台基本信息和职员基本信息。桌台操作是本系统主要的功能，它包括对桌台实行开台、点菜的操作，同时针对某一个桌台可以进行消费查询及结账。系统设置模块主要包括口令设置和锁定系统，该模块主要是对系统的安全性的一个保障，也是本系统不可缺少的一部分。作为一个系统应该需要有一些辅助工具，如日历、计算器、记事本，所以该系统有一个辅助工具模块。一个完整的系统肯定有退出模块，即退出系统。
餐饮管理系统中主要功能的详细设计如下。
(一)登录模块设计
登录模块以登录的用户名、密码和用户权限作为搜索条件，在数据库中进行查询。单击登录按钮时，登录模块首先判断是否输入了用户名和密码，如果没有输入用户名和密码将弹出提示框，提示用户输入登录系统的用户名和密码;如果输入了用户名和密码，系统将判断用户名、密码和权限是否匹配。若匹配，则登录成功。
(二)主界面模块设计
成功登录后，会显示主界面，主界面中应该包括菜单栏、桌台显示和显示系统状态栏。在窗体加载时，首先判断登录用户的权限，根据用户登录的权限，分配不同的功能。当窗体焦点触发时，系统从数据库中检索出所有桌台的状态信息，然后调用自定义的AddItem方法添加桌台。用户点击某个桌台时，系统会根据该桌台当前的状态，弹出不同的右键菜单。
(三)开台模块设计
开台窗体中应该有桌台信息和职员信息及用餐人数，窗体加载时，将数据库中的所有的桌台信息和职员信息检索出来显示在ComboBox控件上。应在用餐人数文本框中输入用餐人数，并且用餐人数应是大于0的整数数字，保存后即对桌台进行开台操作。
(四)点菜模块设计
点菜模块可利用TreeView控件来显示所有的菜系，利用DataGridView控件显示顾客消费的所有信息。设计该模块时通过数据库中检索出所有的菜系名称显示到TreeView中，用户选择菜系后，应设计一个存储这些被选择的菜系的数据表，并在该模块中能显示出来，以便使误点的菜可以删除。
(五)结账模块设计
结账模块中，可在数据库中检索出顾客消费的所有项目，应有菜系的消费和包间的消费，根据两者的消费，显示出总的消费。顾客输入金额时，系统可自动找零，并显示到界面上。
(六)桌台基本信息模块设计
桌台基本信息应该具有对于桌台添加、删除、修改、查询等操作。添加桌台信息时，在数据库中检索桌台信息的数据表，并将信息添加到信息表中。查询桌台信息时，系统连接数据库，在数据库中检索到数据库的数据表，并将桌台信息显示到界面上。
四、小结
小型实体店餐饮管理系统是在.net平台上进行，结合后端的SQL Server 2000数据库技术，完成了桌台的管理、职员的管理、顾客开台，点菜/加菜、账目查询及消费账目结算等功能。系统信息查询灵活又方便、数据存储安全可靠、成本低。另外系统自身有如下优点。
一是使用较方便，用户上手快。
二是系统自动结账，结账速度快速且准确。
三是系统为提高客户服务质量提供了有效的技术保证。
通过小型实体店餐饮管理系统能能够切实有效地指导工作人员规范业务操作流程，更高效、快捷地实现业务的管理，保障顾客信息的安全，提高管理水平和工作效率，进而提高业务竞争能力。
餐饮管理系统设计论文文献
[1]吕品，陈凤培.某中小型餐饮店管理信息系统的设计与开发[J].桂林航天工业高等专科学校学报，2011(04).
[2]崔海龙，李允.电子商务在餐饮业中的运用[J].管理观察，2009(18).
[3]余伟，赵亮.基于SOA的银行中间交易平台的设计与架构[J].科技广场，2011(07).
餐饮管理系统中数据完整性的设计
餐饮管理系统设计论文摘要
摘 要： 以餐饮管理系统数据库中部分表为例，详细介绍个人对数据完整性设计思路和设计方法，通过实例阐述数据完整性在实践中的应用，并给出基于SQLSERVERDE语言的描述。
餐饮管理系统设计论文内容
关键词： 数据库;数据完整性;约束;触发器
中图分类号：TP311 文献标识码：A 文章 编号：1671-7597(2011)1210173-01
数据库的创建是一件非常容易的事情，但是设计一个严谨、安全、可靠的数据库就不那么容易了，它需要你有扎实的理论知识做基础，还需要具备一定的分析问题解决问题的能力。数据库的设计经过需求分析、数据库概念机构设计、逻辑结构设计之后我们就应考虑数据完整性的设计了。数据完整性是最大限度的保证数据的正确性、可靠性、一致性。数据完整性包含三个方面的内容即实体完整性、参照完整性(引用完整性)和用户自定义完整性(域完整性)。
下面以餐饮管理系统部分可以实现点菜和结账的表为例阐述以上完整性的设计。餐饮管理涉及的表的关系模式为：桌台表zt(桌号zh，桌名zm，容纳人数rnrs，状态zt，类型lx)，菜单表cd(菜品编号cpbh，菜品名称cpmc，规格gg，类别lb，单价dj，成本价cbj)，订单表dd(订单编号ddbh，订单日期ddrq，桌号zh，消费金额xfje)，点菜表dc(订单编号ddbh，菜品编号cpbh，数量sl)。以上四个表的定义如下：
Create table zt (zh char(4) primary key ,zm char(8) unique, rnrs int check (rnrs>=0),zt bit，lx char(8) check (lx='大厅' or lx='包厢' lx='vip'))
Create table cd(cpbh char(5) primary key, cpmc char(12),gg char(10),lb char(8),dj numeric(6,1) check(dj>=0),cbj numeric(6,1) check(cbj>=0))
Create table dd (ddbh char(10) primary key,ddrq datetime,zh char(4) foreign key references zt(zh), xfje numeric(10,1))
Create table dc (ddbh char(10) foreign key references dd(ddbh),cpbh char(5) foreign key references cd(cpbh),sl int check(sl>=0) default 1,primary key(ddbh,cpbh))
1 实体完整性(表完整性)
实体完整性又叫做表完整性，是对表中主键的约束。实体完整性的规则要求：在任何关系的任何一个元组中，主键的值不能为空值、也不能取重复的值。建立实体完整性的目的是用于保证数据库表中的每一个元组都是惟一的。是否可以改变主键值或删除一整行，取决于主键和其他表之间要求的完整性级别。实体完整性的定义比较简单。实现“实体完整性”的方法有primary key约束、unique约束、标识列、惟一索引。在此对桌台表zt中的桌号zh、菜单表cd表中的菜品编号cpbh以及订单表dd中的订单编号ddbh定义了primary key约束。在定义的时候一定要注意，一张完整的表定义只能有一个主键(PRIMARY KEY)，但是可以没有UNIQUE约束。
2 参照完整性规则(引用完整性规则)
现实世界中的实体之间存在某种联系。在关系模型中实体及实体间的联系都是用关系来描述的，这样就自然存在着关系与关系间的引用。通过在同一个数据库的两个表中进行主键约束和外键约束来实现，参照的列和被参照的列的必须具有相同的属性。
参照完整性规则规则要求：“不引用不存在的实体”。即：不允许在一个关系中引用另一个关系中不存在的元组。其目的用于确保相关联的表间的数据保持一致。参照完整性是对外键的约束，要求外键的取值只能为两种情况：若取非空值，则它必须是主表中存在的值。要么取空值(null)。设置了参照完整性禁止在从表中插入包含主表中不存在的关键字的数据行;禁止删除在从表中的有对应记录的主表记录。
在如上四个表中对订单表dd的桌号zh、点菜表对此dc的订单编号ddbh及菜品编号cpbh分别设置了外键。另外外键的设计也可由触发器或编程语言来设定。以订单表dd为例触发器设置方法如下：
CREATE TRIGGER insert_xs ON dd
AFTER INSERT
AS
IF EXISTS
(SELECT * FROM INSERTED
WHERE zh IN (SELECT zh FROM zt))
PRINT '添加成功!’
ELSE
BEGIN
PRINT '桌号与存在的桌号不符!’
ROLLBACK TRANSACTION
END
同样可以对点菜表设置一个触发器要求dc的订单编号ddbh及菜品编号cpbh也具有参照性。参照完整性是用来维护相关数据表之间数据一致性的手段，通过实现引用完整性，可以避免因一个数据表的记录改变而使另一个数据表内的数据变成无效的值。
3 域完整性
域完整性也称为列完整性或用户定义的完整性，用于限制用户向列中输入的内容。域完整性规则要求由用户根据实际情况，定义表中属性的取值范围。其目的用于保证给定字段中数据的有效性，即保证数据的取值在有效的范围内。
设置域完整性的方法是限制列的数据类型、精度、范围、格式和长度等。可以通过指定数据类型、CHECK约束、DEFAULT约束、NOT NULL约束和创建规则、默认值等数据库对象来实施。
数据库中存储的数据多种多样，为每一列指定一个准确的数据类型是设计表的第一步，列的数据类型规定了列上允许的数据值。当添加或修改数据时，其类型必须要符合建表时所指定的数据类型。这种方式为数据库中的数据完整性提供了最基本的保障。
约束是SQL Server提供的自动保持数据完整性的一种方法，是独立于表结构的。规则是实现域完整性的方法之一，用来验证一个数据库中的数据是否处于一个指定的值域范围内，是否与特定的格式相匹配。当数据库中的数据值被更新或插入时，就要检查新值是否遵循规则。如果不符合规则就拒绝执行更新或插入操作。
在餐饮系统相关表中我们对相应的列设置了数据类型及长度度限制，并对菜单表cd的单价dj设置了check(dj>=0)的约束，对点菜表dc的数量sl列(sl int check(sl>=0) default 1)设置了check约束和默认值的约束。当然对于以上约束我们都可通过定义规则的方法实现。如：
用create rule dyl as@x>=0来定义一个大于零的约束，然后用sp_bindrule dyl，'‘语句和sp_bindrule dyl，''语句将其绑定到菜单表cd的单价dj列及点菜表dc的数量sl列上。
对于菜品编号cpbh我们规定菜类必须以类别的代表字母作为第一个字符，小分类的代表字母为第二个字符后面跟3位数字来表示。如CL001表示青菜类、LN001可表示奶类饮料。类别分类如表1：
表1 菜单类别表
为了实现上述编码我们用规则来实现如下：
Create rule cpbm as
@BM like 'C[LQRT][0-9][0-9][0-9]'
Or @BM like 'J[PBNM][0-9][0-9][0-9]'
Or @BM like 'Y[CNGT][0-9][0-9][0-9]'
Or @BM like 'z[fm][0-9][0-9][0-9]'
sp_bindrule cpbm, ''
4 触发器实现数据完整性
当用户对数据的完整性要求更为特殊，更为复杂，以上3种完整性就无法满足用户的要求。在这种情况下，用户需要自己定义所需的完整性。实现自定义完整性的重要方法是创建触发器。触发器是一种数据库对象。是一种表或视图执行insert、delete、update操作时，被系统自动执行的特殊的存储过程。创建触发器的目的是对表实现复杂的数据完整性约束，以防止不正确的操作。它与数据库中的某个表的数据修改操作相关联，修改操作可以是INSERT、UPDATE、和DELETE这3种操作中其中一种或几种。当用户对相关表执行触发器相关的修改操作时触发器自动执行。常用于数据的参照完整性限制及级联删除、级联更新等操作的设置。以级联更新为例，分析当菜单表中的菜品编号修改时，点菜表中的菜品编号同时更新这样的操作用触发器如何实现：
create trigger upd on cd after update
as
declare @jbh char(5),@xbh char(5)
select @jbh=, @xbh=
from deleted,inserted where
print '准备级联更新点菜表中的菜品编号信息….'
update dc set cpbh=@xbh where cpbh=@jbh
print '已经级联更新了点菜表原菜品编号为'+ @jbh +'的信息'
5 应用接口编程
应用接口编程对数据库应用设计来说是负担最重的方法，但同时又是最基本、最灵活的方法。不论数据库管理系统提供了多么丰富的完整性的约束手段，利用编程接口保证数据完整性仍是所有数据库应用设计者必须掌握的关键技术之一。
6 总结
保证数据库的数据完整性，在数据库管理系统中是十分重要的。合理地使用SQL Server为数据完整性提供的各项 措施 ，对数据进行所需的约束限制，可以有效降低数据库在使用过程中可能出现的错误，提高数据库系统的可用性，减少处理数据错误所耗的费用。
餐饮管理系统设计论文文献
[1]陈伟，Sql Server2005应用系统开发教程[M].北京：清华大学出版社.
[2]Andrew Stephen Forte著，精通SQLServer 2005程序设计，贾洪峰译，清华大学出版社，2007.
[3]萨师煊、王珊，数据库系统概论(第三版)[M].北京：高等 教育 出版社，2004.
有关餐饮管理系统设计论文推荐：
1. 浅谈餐饮服务与管理论文
2. 高档餐饮服务管理研究毕业论文
3. 酒店管理系统毕业论文
4. 有关餐饮服务与管理论文
5. 学生管理系统论文
6. 学籍管理系统毕业设计论文
浅论FPGA的VGA汉字显示系统设计与实现论文
在日常学习和工作中，大家都接触过论文吧，通过论文写作可以提高我们综合运用所学知识的能力。相信写论文是一个让许多人都头痛的问题，下面是我为大家整理的浅论FPGA的VGA汉字显示系统设计与实现论文，欢迎阅读，希望大家能够喜欢。
摘要：
提出一种基于Xilinx公司的Spartan一3E的FPGA显示方案，由于FPGA芯片具有可靠性高、编程灵活、体积小等优点，采用其控制 VGA接口进行汉字显示，有效地解决了通用处理器控制VGA接口显示汉字的缺点。对新方案进行理论分析和实验，结果证明该方案达到了预期效果。
关键词：
显示绘图陈列；现场可编程门陈列；VGA汉字显示
随着科技的发展，VGA汉字显示系统的应用范围越来越广泛，传统的VGA字符显示方案是通过通用处理器控制VGA接口显示字符信息的，这种显示方案是以通用处理器为核心的处理系统，整个系统体积大、可靠性不高且灵活性差，不适合便携设备的设计。而FPGA芯片具有可靠性高、编程灵活和体积小等特点，因此用FPGA技术来实现VGA汉字显示可以有效解决传统技术中的缺点。
FPGA管脚资源丰富，运行速度快，可以实现大规模的系统设计，而且由于FPGA具有可重构能力和抗干扰能力强等优点，使其越来越多地应用于工业控制领域。利用FPGA控制VGA显示汉字，可使汉字显示脱离Pc机的控制，构建体积小、功耗低的各种嵌入式系统，可应用在人机界面、地面勘测、电子设备、智能仪表和性能监测等方面。
1、VGA汉字显示
VGA的汉字显示是利用VGA的显示原理，使用正确的时序信号对VGA接口相应管脚进行控制输出RGB颜色信息来显示相应的字符信息，其中VGA显示原理及时序信号的控制必须遵循VGA的工业标准。显示处理前端中的SRAM中存储的每一位数据对应相应LCD显示屏上一个像素点的亮和灭，“1”表示亮，“0”表示灭。在显示设备上显示汉字也就是按照汉字的点阵图向显示器上输出1或0的高低电平，从而在显示器上显示出具体的汉字。
2、VGA显示控制器的FPGA实现
FPGA芯片作为中央控制器控制整个系统的处理，根据自顶向下的设计流程，按照层次化、结构化的设计方法可以将FPGA系统划分为以下几个模块：顶层模块、分频模块、VGA控制模块、存储功能模块和RAM读取控制模块。系统工作原理：系统加电FPGA芯片读人配置信息，配置完成后，FPGA进人工作状态，将要显示的汉字的字模信息初始化到单口RAM中，由系统时钟产生时序，程序根据时序信息控制VGA接口输出行、场同步及颜色信息到显示器上。
顶层模块
根据自顶向下设计方法，首先定义顶层功能块。顶层模块处于重要的位置，定义好顶层模块功能后，才能进而分析哪些是构成顶层模块必要的子模块，然后进一步对各个子模块进行分解，直到达到无法进一步分解的底层功能块。顶层模块主要负责规定各个模块之间的数据信号和控制信号的连接关系，也就是实例化各子模块，并且接收RAM读取控制模块传来的汉字字模信息数据流，根据数据流信息中比特位为1的位赋予红色，为0的位赋予蓝色，即用红色表示汉字，用蓝色来填充背景。
分频模块
时序的驱动是设计VGA显示的控制需要注意的一个重要问题，这也是实验是否成功的关键设计。时序不正确，必定不能正常显示，有时甚至会损坏显示设备。因此，对于时序的设计我们必须遵循VGA的工业标准，在设计中使用的分辨率为640×480，根据VGA的工业标准，其像素的刷新率为25MHz。
而实验采用的实验板提供的时钟频率为50MHz，因此必须将系统进行分频设计，即进行二分频的设计。50MHz的时钟频率经过分频后得到实验所需的25MHz频率，此频率将作为顶层控制模块，VGA控制模块和RAM读取控制模块的系统时钟。
VGA控制模块
VGA信号的电平驱动是设计VGA显示的控制需要注意的另一个重要问题，这是正确显示文字图像的重要设计，如果设计不当，那么在显示器上就不能正确显示文字图像。这个模块主要是根据VGA的工业标准进行设计的，用verilog语言将工业标准用程序表示出来。
VGA时序信号产生包括行点计数器x—cnt(计数个数用 表示)、场点计数器y—cnt(计数个数用rt 表示)、行同步信号hsync、场同步信号vsync、有效显示区Visible area等。其中行点计数器是800进制计数器，场点计数器是525进制计数器。根据VGA时序的工业标准行、场同步信号有4种状态：同步脉冲信号 (Sync)，显示后沿信号(Back Porch)，可视显示区(Visible area)，显示前沿(Front Porch)。
这4种状态具有很清晰的时序规律，可以用有限状态机来实现这4种状态的转换，用h—state来表示行同步状态机的4种状态：h—sync，h—back，h—visible，h—front;v—state来表示场同步状态机的4种状态：v—sync，v—back，v— visible，v— front。行、场计数器的值决定了状态机在何时进行状态翻转。
行状态机复位时，进入行同步状态h—sync，此时行同步信号输出低电平;当行计数器的计数值达到96时，状态机翻转进人行消隐后沿h—back状态，此时仍为消隐阶段;当行计数器的计数值达到144时，状态机翻转进入h—visible状态，它对应每行的有效显示区域，共包含640点，在此区域以外的任何部分都不被显示;当行计数器的计数值达到784时，状态机进入行消隐前沿h—front状态，此时处于消隐阶段。当行计数器计数值达到799时，行状态机进入h—sync状态，同时行计数器的复位信号为高电平，计数器复位。
与行有限状态机状态转移类似，需要注意的是行扫描是从左到右地扫描显示，而场扫描是自上而下地扫描显示，显示区域中行与场确定的一个坐标位置为一个像素点，并且只有在行、场状态都为有效可视状态(h—visibl~=1且v—visible=1)时，即行有效显示区域和场有效显示区域的逻辑与值为1时，才能在显示设备上显示。行、场消隐信号的逻辑与为复合消隐信号，处于复合消隐阶段的信号不能在显示设备上显示。
存储功能模块
存储功能模块的主要功能是存储文字信息，其存储媒介为FPGA内部的硬核块RAM，块RAM是以硬核的方式内嵌到FPGA芯片中的，不占用芯片的逻辑资源，是FPGA芯片内部的一种宝贵资源。FPGA内嵌的块RAM组件可配置为单口RAM、双口RAM、分布式ROM、块ROM、内容地址存储器CAM和先进先出存储器FIFO等存储结构 J。
本文中所做实验只进行文字显示，所以可以使用单口RAM存储文字信息，如果想实现更复杂的设计如：文字的滚动显示、图片的动画显示等可以使用双口RA M进行设计。实验使用开发软件XinlinxISE中的IP核生成工具CORE Generator生成实验用的单口RAM，并将其要显示的文字信息初始化到RAM中。实验设置显示7个汉字，每个汉字为16×16点阵，所以RAM的数据深度为l6，数据宽度为112。在工程项目里利用IP核生成工具生成单口RAM，在生成过程中把RAM的数据深度、宽度设置正确，并把事先做好的.coe文件即汉字的字模信息初始化到RAM中。
RA M读取控制模块
RAM读取控制模块是VGA显示设备和存储数据信息的RA M之间通道，为了使VGA显示设备能够准确的显示文字图像信息，必须严格遵循显示设备的扫描规律，产生相应的显示信息。块RAM中的存储地址是由0到16 组成的一维的'连续地址空间，实验显示的是由7个汉字组成的16×16的点阵，如果把这7个汉字看成一个整体，那么这个整体将占用112×16个像素点。本模块包括以下3部分内容：取出汉字字模信息，行、场计数器和坐标定位设计。
显示汉字必须首先把汉字的字模信息提取出来，可以利用一个深度为16的寄存器将RAM中的汉字字模信息暂存，待字符位置定位后再从寄存器中取出相应显示信息产生汉字字模信息的数据流;用行列计数器确定坐标点，并用坐标的位置来确定文字显示位置，其实现与VGA时序控制中的行、场计数器一致;汉字显示区域实验从屏幕的坐标点(400，240)到坐标点(512，256)区域内显示字符。
当坐标计数器刷新到坐标点(400，240)时就要相应地取寄存器地址中的第1个数据作为产生汉字的第1行点阵信息的数据流，直到坐标点 (512，240)时结束第1行的显示，当坐标计数器刷新到坐标点(400，241)时就要取出寄存器中显示汉字的第2行点阵信息，直到坐标点 (512，241)时结束第2行的显示，同理直到到达坐标点(512，256)时结束字符显示。本模块产生的字符数据流将交由顶层模块来控制其显示颜色。
3、系统实验
实验环境开发工具：Xilinx ISE ;开发语言：Verilog;仿真工具：Xilinx ISE Simulator;实验开发板：Xinlinx公司的Spartan一3E。
仿真结果
利用ISE内部的仿真软件对系统进行仿真。由仿真可以看出行、场同步(hsync、vsync)信号都有效(值为1)，且行、场都处于可视区域内(水平有效显示区宽度与垂直有效显示区宽度逻辑与的区域为可视区域 )，输出使能信号vailid值为1，此时可以输出汉字信息，可以看出，当输出条件满足时，从SRAM中获取汉字信息，并将其输出，当有汉字输出时 vga—r值为1，即输出汉字颜色为红色，无汉字输出时为背景色蓝色。
实验结果
对实验进行调试，将编程数据下载到FPGA芯片中，再由显示器将汉字输出。本实验只做了一句话的实验测试，如果要实现更多字符显示，可以将更多字符信息存储到RAM字符信息库中，调取RAM中的信息进行显示即可。
4、结束语
用FPGA来控制VGA显示，可以克服使用通用处理器设计系统所带来的不便和缺点。使用块RAM存储汉字信息，不占用芯片的逻辑资源，不仅能保证较高的工作频率，而且还具有很低的动态功耗。实验实现了基于FPGA的汉字显示，方便了汉字信息的写入及内容的修改，可使汉字的显示脱离 Pc机控制，减少控制器的体积，对于小型嵌入式系统及各种便携式设备实现汉字显示具有重要的现实意义和工程实用价值。
拓展：
论文格式与要求
一般而言，非211、985学校的本科毕业论文字数在6000-8000左右(工程类需要制图的专业则会超过这个数字)，而一些要求较高或者重点学校则要求论文字数在1万左右或以上，总之各个学校在论文字数上的规定都有细微的差异。
一、本科生毕业论文主要内容
1、题目 (宋体，小二，居中)
2、中文摘要(200字以上)，关键词;字体：宋体、小四号，字符间距：标准;行距：20磅
3、英文摘要，关键词;
4、目录
5、正文;字体：宋体、小四号，字符间距：标准;行距：20磅
6、参考文献。期刊内容包括：作者 题名，刊名，年，卷(期)：起始页码-结束页码。著作内容包括：作者、编者，文献题名，出版社，出版年份，起止页码。
7、附件：开题报告和检查情况记录表
二、格式要求
1、书写格式要求：填写项目必须用碳素或蓝黑墨水钢笔书写;
2、文稿要求：文字通顺，语言流畅，版面整洁，便于装订。Word文稿A4纸打印。
3、图纸要求：图面整洁，布局合理，线条粗细均匀，圆弧连接光滑，尺寸标准规范，文字注释必须使用工程字书写;
4、曲线图表要求：所有曲线、图表、线路图、流程图、程序框图、示意图等不得简单徒手画，须按国家规范标准或工程要求绘制;
5、公式要求：所有公式不得徒手书写，利用Microsoft公式编辑器或Mathtype编辑。
三、毕业论文份量要求：
毕业论文字数一般不少于万字或相当信息量。外文文献阅读量的具体要求，由指导教师量化。
四、 毕业论文规范审查工作由指导教师具体负责，从毕业论文质、量、形式等规范方面对论文答辩资格进行审查。审查合格者方能参加答辩。凡质、量、形式等方面审查不合格者，应责令其返工，直到达到要求为止，否则不准参加毕业答辩。对于在校外进行毕业论文的学生，其论文答辩资格审查回校进行。
五、毕业论文档案应包括以下内容：
1、大学毕业论文(设计)封面(教务处统一印制);
2、毕业论文，包括题目及目录、开题报告、内容提要、正文及相关图表、参考文献及其他附件等;
3、指导教师、答辩委员会评阅意见、成绩评定表;
4、其他附件;
免责声明：本站文章信息来源于网络转载是出于传递更多信息之目的，并不意味着赞同其观点或证实其内容的真实性。不保证信息的合理性、准确性和完整性，且不对因信息的不合理、不准确或遗漏导致的任何损失或损害承担责任。本网站所有信息仅供参考，不做交易和服务的根据，如自行使用本网资料发生偏差，本站概不负责，亦不负任何法律责任，并保证最终解释权。
已把我毕业论文的一部分发给你了，应该是你想要的。还需要其它的说一声
单片机课程设计任务书 题目：基于单片机的温度数据采集系统设计一．设计要求1．被测量温度范围：0~500℃，温度分辨率为℃。2．被测温度点：4个，每2秒测量一次。3．显示器要求：通道号1位，温度4位（精度到小数点后一位）。显示方式为定点显示和轮流显示。4．键盘要求：（1）定点显示设定；（2）轮流显示设定；（3）其他功能键。二．设计内容1．单片机及电源管理模块设计。 单片机可选用AT89S51及其兼容系列，电源管理模块要实现高精密稳压输出，为单片机及A/D转换器供电。2．传感器及放大器设计。 传感器可以选用镍铬—镍硅热电偶（分度号K），放大器要实现热电偶输出的mV级信号到A/D输入V级信号放大。3．多路转换开关及A/D转换器设计。 多路开关可以选用CD4052，A/D可选用MC14433等。4．显示器设计。 可以选用LED显示或LCD显示。5．键盘电路设计。 实现定点显示按键；轮流显示按键；其他功能键。6．系统软件设计。 系统初始化模块，键盘扫描模块，显示模块，数据采集模块，标度变换模块等。引言：在生产和日常生活中，温度的测量及控制十分重要，实时温度检测系统在各个方面应用十分广泛。消防电气的非破坏性温度检测，大型电力、通讯设备过热故障预知检测，各类机械组件的过热预警，医疗相关设备的温度测试等等都离不开温度数据采集控制系统。随着科学技术的发展，电子学技术也随之迅猛发展，同时带动了大批相关产业的发展，其应用范围也越来越广泛。近年来单片机发展也同样十分迅速，单片机已经渗透到工业、农业、国防等各个领域，单片机以其体积小，可靠性高，造价低，开发周期短的特点被广泛推广与应用。传统的温度采集不仅耗时而且精度低，远不能满足各行业对温度数据高精度，高可靠性的要求。温度的控制及测量对保证产品质量、提高生产效率、节约能源、生产安全、促进国民经济的发展起到重要作用。在单片机温度测量系统中关键是测量温度，控制温度和保持温度。温度测量是工业对象的主要被控参数之一。本此题目的总体功能就是利用单片机和热敏原件实现温度的采集与读数，利用五位LED显示温度读数和所选通道号，实现热电转化，实现温度的精确测量。本设计是以Atmel公司的AT89S51单片机为控制核心，通过MC14433模数转换对所测的温度进行数字量变化，且通过数码管进行相应的温度显示。采用微机进行温度检测，数字显示，信息存储及实时控制，对于提高生产效率和产品质量、节约能源等都有重要作用。目录：一、系统总体功能及技术指标的描述........................................ 5二、各模块电路原理描述............................................................. 单片机及电源模块设计...................................................... 5 、AT89S51引脚说明.......................................................... 7 、数据采集模块设计........................................................ 11 、多路开关......................................................................... 12 、放大器............................................................................. 15 、A/D转换器..................................................................... 16 、显示器设计..................................................................... 21 、键盘电路设计................................................................. 22 、电路总体设计图........................................................... 22三、软件流程图 ...................................................................... 24四、程序清单.............................................................................. 25五、设计总结及体会.................................................................... 31六、参考资料................................................................................ 32一、系统总体功能及技术指标的描述1. 系统的总体功能：温度数据采集系统，实现温度的采集与读书，利用五位LED显示温度读数和所选通道号，实现热电转化的原理过程。被测量温度范围：0~500℃，温度分辨率为℃。被测温度点4个，每2秒测量一次。显示器要求：通道号1位，温度4位（精度到小数点后一位）。显示方式为定点显示和轮流显示，可以通过按键改变显示方式。2. 技术指标要求：1．被测量温度范围：0~500℃，温度分辨率为℃。2．被测温度点：4个，每2秒测量一次。3．显示器要求：通道号1位，温度4位（精度到小数点后一位）。显示方式为定点显示和轮流显示。4．键盘要求：（1）定点显示设定；（2）轮流显示设定；（3）其他功能键。二、各模块电路原理描述单片机及电源模块设计如图所示为AT89S51芯片的引脚图。兼容标准MCS-51指令系统的AT89S51单片机是一个低功耗、高性能CHMOS的单片机，片内含4KB在线可编程Flash存储器的单片机。它与通用80C51系列单片机的指令系统和引脚兼容。AT89S51单片机片内的Flash可允许在线重新编程，也可用通用非易失性存储编程器编程；片内数据存储器内含128字节的RAM；有40个引脚，32个外部双向输入/输出（I/O）端口;具有两个16位可编程定时器；中断系统是具有6个中断源、5个中断矢量、2级中断优先级的中断结构；震荡器频率0到33MHZ，因此我们在此选用12MHZ的晶振是比较合理的；具有片内看门狗定时器；具有断电标志POF等等。AT89S51具有PDIP、TQFP和PLCC三种封装形式[8]。图 AT89S51引脚图 上图就是PDIP封装的引脚排列，下面介绍各引脚的功能。 、AT89S51引脚说明P0口：8位、开漏级、双向I/O口。P0口可作为通用I/O口，但须外接上拉电阻；作为输出口，每各引脚可吸收8各TTL的灌电流。作为输入时，首先应将引脚置1。P0也可用做访问外部程序存储器和数据存储器时的低8位地址/数据总线的复用线。在该模式下，P0口含有内部上拉电阻。在FLASH编程时，P0口接收代码字节数据；在编程效验时，P0口输出代码字节数据(需要外接上拉电阻)。P1口：8位、双向I/0口，内部含有上拉电阻。P1口可作普通I/O口。输出缓冲器可驱动四个TTL负载；用作输入时，先将引脚置1，由片内上拉电阻将其抬到高电平。P1口的引脚可由外部负载拉到低电平，通过上拉电阻提供电流。在FLASH并行编程和校验时，P1口可输入低字节地址。在串行编程和效验时，，和分别是串行数据输入、输出和移位脉冲引脚。P2口：具有内部上拉电阻的8位双向I/O口。P2口用做输出口时，可驱动4各TTL负载；用做输入口时，先将引脚置1，由内部上拉电阻将其提高到高电平。若负载为低电平，则通过内部上拉电阻向外部输出电流。CPU访问外部16位地址的存储器时，P2口提供高8位地址。当CPU用8位地址寻址外部存储时，P2口为P2特殊功能寄存器的内容。在FLASH并行编程和校验时，P2口可输入高字节地址和某些控制信号。P3口：具有内部上拉电阻的8位双向口。P3口用做输出口时，输出缓冲器可吸收4各TTL的灌电流；用做输入口时，首先将引脚置1，由内部上拉电阻抬位高电平。若外部的负载是低电平，则通过内部上拉电阻向输出电流。在与FLASH并行编程和校验时，P3口可输入某些控制信号。P3口除了通用I/O口功能外，还有替代功能，如表所示。 表 P3口的替代功能引脚 符号 说明 RXD 串行口输入 TXD 串行口输出 /INT0 外部中断 /INT1 外部中断 T0 T0定时器的外部的计数输入 T1 T1定时器的外部的计数输入 /WR 外部数据存储器的写选通 /RD 外部数据存储器的读选通RST：复位端。当振荡器工作时，此引脚上出现两个机器周期的高电平将系统复位。ALE/ ：当访问外部存储器时，ALE（允许地址锁存）是一个用于锁存地址的低8位字节的书粗脉冲。在Flash 编程期间，此引脚也可用于输入编程脉冲（）。在正常操作情况下，ALE以振荡器频率的1/6的固定速率发出脉冲，它是用作对外输出的时钟，需要注意的是，每当访问外部数据存储器时，将跳过一个ALE脉冲。如果希望禁止ALE操作，可通过将特殊功能寄存器中位地址为8EH那位置的“0”来实现。该位置的“1”后。ALE仅在MOVE或MOVC指令期间激活，否则ALE引脚将被略微拉高。若微控制器在外部执行方式，ALE禁止位无效。：外部程序存储器读选取通信号。当AT89S51在读取外部程序时， 每个机器周期 将PSEN激活两次。在此期间内，每当访问外部数据存储器时，将跳过两个信号。/Vpp：访问外部程序存储器允许端。为了能够从外部程序存储器的0000H至FFFFH单元中取指令，必须接地，然而要注意的是，若对加密位1进行编程，则在复位时，的状态在内部被锁存。执行内部程序应接VCC。不当选择12V编程电源时，在Flash编程期间，这个引脚可接12V编程电压。XTAL1：振荡器反向放大器输入端和内部时钟发生器的输入端。XTAL2：振荡器反相放大器输出端[9]。 电源模块设计在影响单片机系统可靠性的诸多因素中，电源干扰可谓首屈一指，据统计，计算机应用系统的运行故障有90％以上是由电源噪声引起的。为了提高系统供电可靠性，交流供电应采用交流稳压器，防止电源的过压和欠压，直流电源抗干扰措施有采用高质量集成稳压电路单独供电，采用直流开关电源，采用DC-DC变换器。本次设计决定采用MAXim公司的高电压低功耗线性变换器MAX 1616作为电压变换，采用该器件将输入的24V电压变换为5V电压，给外围5V的器件供电。MAX1616具有如下特点：电压输入范围。2.最大80uA的静态工作电流。电压可选输出。输出电流。％的电压输出精度。电源管理模块电路图如下：本电路采用该器件将输入的24V电压变成5V电压，给外围5V的器件供电，其中二极管D1是保护二极管，防止输入电压接反可能带来的对电路的影响和破坏。
一．实验题目 多路温度采集系统的设计。 二．实验要求 a)使用PROTEUS8和ARDUINOIDE进行硬件电路设计和MCU程序设计 b)使用ALTIUMDXP进行PCB版图设计 c)三个人一组，完成项目。每组交一份报告，一份PPT并答辩。 1.使用PROTEUS8和ARDUINOIDE进行硬件电路设计和MCU程序设计： 将三种温度采集的温度值显示在屏幕上，同时利用串口输出温度值。 d)分别使用LM35、DS18B20、MAX6657器件进行温度采集，使用ARDUINO设计MCU程序。 e)时用拨动开关进行温度来源选择，开关导通时，对应LED点亮，采到的温度要输出到液晶屏和串口。即最多可以同时显示3个器件采集的温度，最少1个。当一个都没选时，用蜂鸣器提示。 f)设计时可能数字引脚不够，此时，A0可以做为14脚处理，A1做为15脚，以此类推。 2.使用ALTIUMDXP进行PCB版图设计 a)在DXP中绘制原理图。 b)注意：DXP中没有MAX6675芯片，需自己创建原理图元件和PCB封装。c)液晶屏用合适的接线座替代或自行设计。 d)增加电源变压器插座(假设输入为8V)和LM7805稳压芯片将电压稳定在5V，并做为系统供电。 e)进行PCB版图设计，即进行PCB层数设置、元件布局和布线。设计时要考虑线宽、布线规定、防噪声设计等。f)注意：元件位置要合理，便于用户使用。 三．实验内容： 的使用方法。 Proteus是一个完整的嵌入式系统软、硬件设计仿真平台。主要使用流程： a)添加元件到元件列表中： 在模型选择工具栏中选元件（默认），单击P按钮，出现挑选元件窗口，通过关键字Keywords筛选，筛选出所需的avr处理器，双击将其放入元件列表；同样的方法放入1-wire温度输出、TCK、从类别Resistor（电阻）中利用关键字430R找出并放入1000欧姆的电阻，从Optoelectrics(光电器件)中挑选出不同颜色的发光二极管：LED-GTEEN b)将元件放入原理图编辑窗口： 在元件列表中左键选取Atmega328p，在原理图编辑窗口中单击左键，这样avr处理器就被放到原理图编辑窗口中了。同样放置其它各元件。如果元件的方向不对，可以在放置以前用方向工具转动或翻转后再放入。左键选择模型选择工具栏中的终端接口图标：从模型中挑选出地线-GROUND和电源-POWER，并在原理图编辑窗口中左击放置到原理图编辑窗口中。 c)连线 按样图绘制电路连线，这里芯片采用了网络标签的方法实现电路连接，即在输入端绘制一小段导线后双击放置节点并结束布线，然后在该线段上放置网络标签，输入标签名称，然后在需要测量的导线上也放置同样的标签，即相当于将这两点连接起来了。 d)仿真 对于纯硬件电路可以直接通过仿真按钮进行仿真。而单片机需要下载程序后才能运行，所以要将事先准备好的仿真程序调试文件或目标文件下载到单片机芯片中。本例用的是：。双击元件，出现EditComponet对话框，在ProgramFile中单击出现文件浏览对话框，找到文件，单击确定即将仿真程序装入单片机，单击OK退出。然后单击开始仿真，此时可以看到程序的运行结果。 说明：仿真时，元件引脚上的红色代表高电平，兰色代表低电平，灰色代表悬空。
研发生产DC-DC,AC-DC电源模块、高压电源、升压电源，价格和技术优势大。
这其实并不难，首先在设计题目时，不要过于笼统广泛，要多从自身的角度出发，要结合你们当前所处的生活环境、城市等进行思考，从中找出其中一个点进行扩展，千万不要涉及的太大，那样就没有突出点。然后就是在确定要做具体点的时候，还要在自己的设计中添加一个相对新颖的功能，最重要还是要和你的导师多走动走动，商量你自己设计的项目，寻求一些比较擅长的同学的帮助，实在搞不定的时候，就只能找别人代做了，但你要先了解行情，避免自己踩坑，详情可以找六月雪毕业设计咨询，那里的质量都是不错的
这个论文网不错的，推荐你看一下，但愿你可以找到想要的东西。
Windows NT/2000系统下进程的隐藏摘要 进程的隐藏一直是木马程序设计者不断探求的重要技术，本文采用远程线程技术，通过动态链接库方法，较好地解决了这一问题，通过远程线程将木马作为线程隐藏在其他进程中，从而达到隐藏的目的。关键字进程 线程 木马 动态链接库 木马程序(也称后门程序)是能被控制的运行在远程主机上的程序，由于木马程序是运行在远程主机上，所以进程的隐藏无疑是大家关心的焦点。本文分析了Windows NT/2000系统下进程隐藏的基本技术和方法，并着重讨论运用线程嫁接技术如何实现Windows NT/2000系统中进程的隐藏。1 基本原理 在WIN95/98中，只需要将进程注册为系统服务就能够从进程查看器中隐形，可是这一切在Windows NT/2000中却完全不同， 无论木马从端口、启动文件上如何巧妙地隐藏自己，始终都不能躲过Windows NT/2000的任务管理器，Windows NT/2000的任务管理器均能轻松显示出木马进程，难道在Windows NT/2000下木马真的再也无法隐藏自己的进程了？我们知道，在WINDOWS系统下，可执行文件主要是Exe和Com文件，这两种文件在运行时都有一个共同点，会生成一个独立的进程，寻找特定进程是我们发现木马的方法之一，随着入侵检测软件的不断发展，关联进程和SOCKET已经成为流行的技术，假设一个木马在运行时被检测软件同时查出端口和进程，我们基本上认为这个木马的隐藏已经完全失败。在Windows NT/2000下正常情况用户进程对于系统管理员来说都是可见的，要想做到木马的进程隐藏，有两个办法，第一是让系统管理员看不见你的进程；第二是不使用进程。本文以第二种方法为例加以讨论，其基本原理是将自已的木马以线程方式嫁接于远程进程之中，远程进程则是合法的用户程序，这样用户管理者看到的只是合法进程，而无法发现木马线程的存在，从而达到隐藏的目的。2 实现方法 为了弄清实现方法，我们必须首先了解Windows系统的另一种"可执行文件"----DLL，DLL是Dynamic Link Library（动态链接库）的缩写，DLL文件是Windows的基础，因为所有的API函数都是在DLL中实现的。DLL文件没有程序逻辑，是由多个功能函数构成，它并不能独立运行，一般都是由进程加载并调用的。因为DLL文件不能独立运行，所以在进程列表中并不会出现DLL，假设我们编写了一个木马DLL，并且通过别的进程来运行它，那么无论是入侵检测软件还是进程列表中，都只会出现那个进程而并不会出现木马DLL，如果那个进程是可信进程，（例如浏览器程序，没人会怀疑它是木马吧？）那么我们编写的DLL作为那个进程的一部分，也将成为被信赖的一员，也就达到了隐藏的目的。 运行DLL方法有多种，但其中最隐蔽的方法是采用动态嵌入技术，动态嵌入技术指的是将自己的代码嵌入正在运行的进程中的技术。理论上来说，在Windows中的每个进程都有自己的私有内存空间，别的进程是不允许对这个私有空间进行操作的，但是实际上，我们仍然可以利用种种方法进入并操作进程的私有内存。动态嵌入技术有多种如：窗口Hook、挂接API、远程线程等，这里介绍一下远程线程技术，它只要有基本的进线程和动态链接库的知识就可以很轻松地完成动态嵌入。 远程线程技术指的是通过在另一个进程中创建远程线程的方法进入那个进程的内存地址空间。我们知道，在进程中，可以通过CreateThread函数创建线程，被创建的新线程与主线程（就是进程启动时被同时自动建立的那个线程）共享地址空间以及其他的资源。但是很少有人知道，通过CreateRemoteThread也同样可以在另一个进程内创建新线程，被创建的远程线程同样可以共享远程进程（是远程进程）的地址空间，所以，实际上，我们通过一个远程线程，进入了远程进程的内存地址空间，也就拥有了那个远程进程相当的权限。全文地址： 更多论文：
下载一个范本 填空就行了 呵呵