我们使用的FPGA和SERDES成本约为40元，约是最便宜的Xilinx的Virtex-II Pro系列FPGA费用的三分之一，而这是在[11]上执行系统所必需的。我们目前使用的这种硬件实现事件速率比在[11]上快约三至四倍。这样一个串行---解串装置在并行总线上逻辑接收数据，然后通过串行输出以多个并行接口的速度将其发送；而对于串行接收路径亦然。并行接口通常用于板上通信，串行接口则用于板外通讯。•在[11]中描述的方法，接受者如果它不准备接受它们，则可简单地终止事件。我们实施流量控制方案，以确保所有事件到达其目的地。一旦接收者目前因为它没有提供必要的接收缓冲空间可供使用而无法接受事件，它就可以告诉发送方停止发送，直到空间可用为止。•在[11]上，被选择的FPGA封装类型允许内部装配和维修，而不能球栅阵列封装。1）SERDES – TI TLK2501/ TLK3101：我们可在我们的系统上使用的SerDes 或者是TLK2501或来自得州仪器公司的TLK3101。 TLK2501支持的（传输速率）高达5Gbit/ s，而TLK3101支持的（传输速率）高达125 Gbit/ s，并具有位于芯片上的终端电阻。正确终止差痕迹不是一个简单的布局任务，而用TLK3101 实现工作中的PCB（进程控制块）布局是比较容易的。我们的系统都支持TLK2501与TLK3101作为装配选项。TLK2501和TLK3101以5Gbit/ s互相沟通之际，我们也成功实现混合设置。在SerDes的串行接口侧，这些芯片有一个16位的发送总线和16位的接收总线。他们使用8bit/10bit的编码，另外很相似于在[1上1]使用火箭的IOS（输入输出装置）。SerDes带有16位字长和的8bit/10bit编码，其并行接口可以以串行接口1/20的速度运行。2）电缆及连接器引脚：我们正在使用串行ATA连接器和电缆在多芯片实验装置上的电路板之间创建串行AER连接。连接器有7个引脚，两个差分对和三个接地引脚。在SATA电缆连接板A和B同时，我们使用电缆的第一个差分对从A上的SerDes到B上的SerDes传输串行AER数据，而第二个差分对这用于从B上的FPGA 到A上的 FPGA反馈流量控制信号连接器引脚2/3处是SerialAER+/-，5/6处是FlowControl+/- 。其余引脚是屏蔽层，我们简单地让其与双方无关联，从而有了一个浮动的屏蔽层。3）交流耦合：我们决定采用交流耦合，而不是简单的直流耦合串行链路。用AC耦合链路，没有在一个系统中的所有电路板的共同参照点。这消除板对板的地面反射问题，也降低了线路频率的注入。 翻译的真复杂，不过，最终完成了。呵呵
绝色经典
