发表服务
毕业设计报告（论文）报告（论文）题目：32位高速计数器的设计作者所在系部：电子工程系作者所在专业：电子工艺与管理作者所在班级：253学号：指导教师：完成时间：2010毕业设计（论文）题目：32位高速计数器的设计设计目标：了解一些计数器的应用及其性能特点；掌握32位高速计数...
试利用并行进位方式由74LS161构成32进制加法计数器。.13整体整体置零置零方式方式用两片同步十进制计数器接成29进制计数器分析29=1292个10进制计数器1个100进制计数器1个29进制计14整体整体置零置零方式方式用两片同步十进制计数器接成29进制计数器0000...
基于单片机的红外线计数器设计_论文.doc,温州大学瓯江学院WENZHOUUNIVERSITYOUJIANGCOLLEGE本科毕业设计（论文）(2011届)题目：基于单片机的红外计数器设计专业：班级：姓名：学号：指导教师：职称：完成日期：摘要在...
当X1A循环3750个循环后zcountout加1，当zcountout为403200后复位。综上所述，P码发生器的设计正确。对于上述P码产生程序，PRN号确，输出的P码由4个寄存器的值以及计数器决定，如果知道这些值并作为初值输入到程序中，就可以输出任意时刻的P
4同步十进制计数器（1）加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。T1修正后Q1维持0不变。T3修正后1001后1置零转换图：以8421码同步十进制计数器为例进行分析：（从设计的角度来
本科论文（设计）基于0.18um工艺的CMOS七进制同步加法计数器设计与实现.doc,PAGE\*MERGEFORMATIV基于0.18um工艺的CMOS七进制同步加法计数器设计与实现摘要随着数字集成电路的高速发展，加法计数越来越多运用在各种数字电路产品...
小时计数器为24进制计数器。4.2.160进制计数器的设计“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如下图所示，采用两片中规模集成电路74LS90串接起来构成的“秒”“分”计数器。
任意进制计数器设计,部分常用集成计数器,芯片例：74161，74191，74160，74190,74160：十进制加，功能表同74161,74190：十进制加减功能表同74191,任意进制计数器的设计,1MN:置零法复位法：第M个状态SM,点石文库dswenku
simpledigitalclock.稠拜缌襁Keywords：QuartusII；VHDL；EDA；digitalclock沈阳理工大学课程设计论文稠拜缌...图如下稠拜缌襁图5.2.2十进制计数器原理图稠拜缌襁5.2.3六进制计数器模块稠拜缌襁六进制计数器模块CNT6.vwf设计、连接、封装...
六位十进制计数器设计（LED显示计数值）论文.doc,序号:学号:实习报告实习课程名称：硬件综合设计学生姓名：朱京学院（系）：信息科学与工程专业班级：电子102班校内指导教师：专业技术职务：高级实验师_实习单位：信息科学与工程学院实验中心校外指导教师：职务...
毕业设计报告（论文）报告（论文）题目：32位高速计数器的设计作者所在系部：电子工程系作者所在专业：电子工艺与管理作者所在班级：253学号：指导教师：完成时间：2010毕业设计（论文）题目：32位高速计数器的设计设计目标：了解一些计数器的应用及其性能特点；掌握32位高速计数...
试利用并行进位方式由74LS161构成32进制加法计数器。.13整体整体置零置零方式方式用两片同步十进制计数器接成29进制计数器分析29=1292个10进制计数器1个100进制计数器1个29进制计14整体整体置零置零方式方式用两片同步十进制计数器接成29进制计数器0000...
基于单片机的红外线计数器设计_论文.doc,温州大学瓯江学院WENZHOUUNIVERSITYOUJIANGCOLLEGE本科毕业设计（论文）(2011届)题目：基于单片机的红外计数器设计专业：班级：姓名：学号：指导教师：职称：完成日期：摘要在...
当X1A循环3750个循环后zcountout加1，当zcountout为403200后复位。综上所述，P码发生器的设计正确。对于上述P码产生程序，PRN号确，输出的P码由4个寄存器的值以及计数器决定，如果知道这些值并作为初值输入到程序中，就可以输出任意时刻的P
4同步十进制计数器（1）加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。T1修正后Q1维持0不变。T3修正后1001后1置零转换图：以8421码同步十进制计数器为例进行分析：（从设计的角度来
本科论文（设计）基于0.18um工艺的CMOS七进制同步加法计数器设计与实现.doc,PAGE\*MERGEFORMATIV基于0.18um工艺的CMOS七进制同步加法计数器设计与实现摘要随着数字集成电路的高速发展，加法计数越来越多运用在各种数字电路产品...
小时计数器为24进制计数器。4.2.160进制计数器的设计“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如下图所示，采用两片中规模集成电路74LS90串接起来构成的“秒”“分”计数器。
任意进制计数器设计,部分常用集成计数器,芯片例：74161，74191，74160，74190,74160：十进制加，功能表同74161,74190：十进制加减功能表同74191,任意进制计数器的设计,1MN:置零法复位法：第M个状态SM,点石文库dswenku
simpledigitalclock.稠拜缌襁Keywords：QuartusII；VHDL；EDA；digitalclock沈阳理工大学课程设计论文稠拜缌...图如下稠拜缌襁图5.2.2十进制计数器原理图稠拜缌襁5.2.3六进制计数器模块稠拜缌襁六进制计数器模块CNT6.vwf设计、连接、封装...
六位十进制计数器设计（LED显示计数值）论文.doc,序号:学号:实习报告实习课程名称：硬件综合设计学生姓名：朱京学院（系）：信息科学与工程专业班级：电子102班校内指导教师：专业技术职务：高级实验师_实习单位：信息科学与工程学院实验中心校外指导教师：职务...
发表服务